VCSmx在大规模FPGA设计测试中的应用

《VCSmx在大规模FPGA设计测试中的应用》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、VCSmx在大规模FPG域计测试中的应用ApplicationofVCSmxinLarge-ScaleFPGADesignTesting马翔毕业于华东理工大学信息科学与工程学院．现任上海旋极信息科技有限公司技术部工程师，研究FPGA前端设计开发和测试。主要负责FPGA软件测试工具和SpaceWjre总线测试工具等工作。随着ASIC设计的制造成本和复杂性的提高，IC行业形成了成熟、先进、不断成长的ASIC设计方法和开发流程。FPGA是我国航空现阶段专用集成电路的最佳实现路径，FPGA的开发流程和设计流程与AsIc类似，设计成果可以为将来ASI

2、C开发重用⋯。50航空翻造技术·20lo年第13期上海旋极信息技术有限公司马翔为了满足各种复杂的大规模FPGA设计的测试任务的需要。同时保证测试质量，提高测试效率，必须拥有专业的测试技术和流程。软件仿真可调性强．借助高性能高容量的测试软件和测试服务器，可以有效地提高测试效率，能够测试目前乃至将来一段时间大规模复杂FPGA设计，保证了设计质量和开发的成功率oFPGA设计正在向更复杂和更大规模的方向发展，开发风险必然随之增加。在FPGA开发的各个阶段，软件仿真测试能够较早地介入设计周期，及时发现设计中存在的问题，可以有效缩短设计周期，提高设计效

3、率。目前，FPGA主要厂商都针对自己的FPGA芯片推出了集成开发环境。但对于专注FPGA软件测评的单位而言，专业的第三方测试软件能够兼容各厂FPGA芯片，有利于形成测试FPGA设计的统一标准。专业测试FPGA设计的必要性目前，FPGA开发人员大多在FPGA厂商IDE上完成整个开发流程。厂商IDE具有容易上手、流程清晰、集成度高和比较可靠的特点。图1是ISE的工程流程，具体分为5个步骤：输入、综合、实现、验证和下载。其中，验证存在于整个设计流程，静态时序分析目的是发现使芯片时序失效和对芯片性能起决定作用的电路关键路径【21；功能仿真和时序仿真

4、测试设计的正确性，考虑了布线延时的时序仿真在线宽为深亚微米尺寸和频率较高的设计中尤为重要。时序仿真和静态时序分析的结果是“所见即所得”的，因此板级验证时可以不再关心FPGA内部信号。在大规模FPGA开发过程中，验证工作量随设计的速度、规模和复杂度的提高而增加，验证在FPGA设计中的地位也越来越重要。图2是来自Synopsys报告，2001年验证的工作量是设计的3倍，其预计、设计规模每扩大10倍，仿真向量就要增加劬。。Mea。。。。。。t未来测量图1lSE工程流程1000倍pJ。图3是Synopsys2004年用户调查的数据，可以看到ASIC

5、设计失败大多是由功能错误导致的14l。由此可见，测试在ASIC和大规模FPGA开发中的作用是很重要的。设计失败在测试方面的原因主要有测试不全面和欠缺系统测试。在开发流程中，开发人员常常也是测试人员。必然存在一定的思维定势和考虑不周全，容易漏测特殊条件、边界情况、临界状态等状况，而没有测试到的状况有可能是具有潜伏性和破坏性的故障。以得到厂商提供的单元库和技术库，因此可以选用先进的ASIC工具测试大规模FPGA设计，如Synopsys公司的VCSmx仿真软件可以作为通用FPGA测试工具使用。目前厂商IDE较适合做单元测试和集成测试，对大规模FP

6、GA设计的测试支持不足，设计规模和仿真时间都有限，仿真效率也不高，等待时间较长。由于FPGA可编程性强，因此许多系统测试直接在FPGA板上进行。但板上测试一般不够全面，出现问题也很难定位错误。另外，设计风格和代码规范的不规范和不统一也是一个重要的因素，很大程度上影响了设计的可读性、可测性和可重用性，导致大量重复劳动和设计风险。开发和测试不同厂商的FPGA需要安装和熟悉不同的IDE，由于可图2验证工作量与设计规模的关系使用VCSmx对FPGA做测试1FPGA测试流程软件仿真测试FPGA设计的基本流程如图4所示。“检查文档”和“总结报告”是测试

7、项目交接、交付的必要内容，保证设计文档和测试报告的规范性、完整性和一致性。仿真前的“代码规则检查”和“人工走查”很有必要，代码规范检查工具Ieda自动检查设计的代码编写风格、代码可综合性、时钟和复位规则等。leda还可以检查verilog设计文件的VCS可仿真性。运行仿真前必须搭建仿真环境，根据测试目标编写测试平台和测试用例。vCSIll)【支持混合语言仿真，仿真文件和测试文件可以选择VHDL和Verilog的一种语言描述。图5是一个待测设计的框图，它在测试平台下实例化。待测设计是一个AHB从设备，控制10、SRAM控制和UART收发是其中

8、的一些模块。该设计已经通过了板级功能验证，但系统联调时间断性地出现错误。由于包含的模块较多，所以需要进一步收集出错情况。测试平台模拟了与被测设计(DUT)对接的AHBbus、UA