TMR加固的SpaceWire节点的设计与实现

《TMR加固的SpaceWire节点的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、航天返回与遥感第33卷第4期SPACECRAFTRECOVERY&REMOTESENSING2012年O8月TMR加固的SpaceWire节点的设计与实现刘涛贺强民黄伟(北京空间机电研究所，北京100076)摘要文章根据SpaceWire协议，在FPGA(FieldProgrammableGateArrav)上用VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)"~计了SpaceWire协议节点软核．并分别使用XTMR(XilinxTripleModularRedundancy)~件设计和手动代码设计对关键功能模

2、块进行三模冗余设计．在FPGA上实现了SpaceWire节点的功能加固设计，提高了SpaceWire节点软核的可靠性．并与SpaceWire标准设备进行了数据传输，实现了加固的SpaceWire节点与SpaceWire标准设备之间的数据传输关键词SpaceWireIP软核三模冗余设计XTMR现场可编程门阵列中图分类号：TP336文献标识码：A文章编号：1009—8518(2012)04—0064—06DOI：10．3969／j．issn．1009—8518．2012．04．oo9DesignandImplementationofSpaceWireNodeBasedonTMRLIUTaoH

3、EQiangminHUANGWei(BeijingInstituteofSpaceMechanics＆Electricity，Beijing100076，China)AbstractThispaper，accordingtoSpaceWireprotocol，designstheSpaceWirenodeIPcorebyusingVHDLinFPGA，andconductstriplemodularredundancydesignofthecriticalfunctionsbyusingXTMRsoftwareaideddesignandmanualcodedesignrespectiv

4、ely．TherealizationofreinforcedfunctiondesignofSpaceWirenodeimprovesthereliabilityofSpaceWirenodeIPcore，andthedatatransferbetweenthereinforcedSpaceWirenodeandSpaceWirestandardequipmentisachieved．KeywordsSpaceWire；intellectualproperty(IP)core；triplemodularredundancy；XTMR；fieldprogrammablegatearray1

5、引言SpaceWire总线技术是欧空局推出的一种面向航天应用的高速差分串行总线技术可以解决星上分系统间、设备间通讯数据总线带宽不足的问题，并且提供一种通用接口从而简化和规范不同设备之间的互连。该总线技术已成功地应用于欧空局的MarsExpress和smart一1等多个空间任务．协议的实现主要使用专用芯片。使用FPGA实现SpaceWire节点具有设计灵活、传输协议可根据项目特点进行裁剪、设计成本低、系统集成度高等优势_l_21。FPGA功能加固技术包括三模冗余(TripleModularRedundancy,TMR)技术、定时刷新配置技术、动态重配置技术等．可以降低空间高能粒子辐射导致的

6、单粒子效应(Single-eventEfects．SEE)对FPGA逻辑功能的影响TMR技术相对于其它FPGA功能加固技术，具有技术相对成熟和通用性强的优势。目前该技术已经成收稿日期：201l-05—03第4期刘涛等：TMR加固的SpaceWire节点的设计与实现65功应用于空间任务中．典型的技术就是Xilinx公司的XTMR技术『3_。本文结合SpaceWire高速串行总线在传输机制上的高容错性和三模冗余设计在FPGA功能实现上的高容错l生．在SpaceWire节点代码设计中对关键功能模块进行了软件辅助三模冗余设计和手动三模冗余设计，并在Xilinx公司FPGA上实现了TMR加固的Sp

7、aceWire节点与SpaceWire标准设备之间的高速数据传输。2SpaceWire节点的设计SpaceWire节点设计应严格按照SpaceWire协议功能框架进行。如图1所示。图1SpaceWire协议节点的功能模块图Fig．1SpaceWirelinkinterfaceblockdiagram在SpaceWire节点的FPGA设计中，根据协议特点对软件功能模块和时序域进行划分【lJ5】。如图2所示，图中不同功能模块工作在不同的