FC网络通信中PCIe的接口的设计与实现

《FC网络通信中PCIe的接口的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第40卷第4期2010年7月航空计算技术AeronauticalComputingTechniqueV01．40No．4Jul．2010FC网络通信中PCIe的接口的设计与实现廖寅龙，田泽(中国航空计算技术研究所，陕西西安710068)摘要：PCIe总线具有点对点串行连接、双通道、高带宽、链路数可选、在软件层与PCI保持兼容等特点，在嵌入式领域得到越来越广泛的应用。以xC5VFXl30T芯片为硬件核心，分析PCIe的协议原理和xC5VFxl30T芯片内嵌的PCIEEndpointblock硬核模块结构．实现具有PCIe系

2、统主机接口的FC总线接口板卡，实现的功能和性能经过仿真和FPGA实现，达到了设计要求。关键词：FC；PCIe总线；XC5VFXl30T中图分类号：TP336文献标识码：A文章编号：1671．654X(2010)04．0127—04引言随着计算机技术的发展，当前及下一代计算机系统对通信带宽的需求也越来越高。而并行总线由于其本身固有的串音干扰(erosstalk)、信号偏移(skew)等物理问题，并行总线不能无限制地通过提高时钟频率或者增加数据总线数目来提高带宽，因此，人们迫切需求一种新型高速互联总线。目前，串行总线凭借其传

3、输速度快，扩展性好，逐渐在竞争中表现出其优点，在许多领域已经开始替代传统的并行总线，例如RapidIO技术、PCIe技术、InfiniBand技术。PCIe是PCISpecialInterestGroup(PCI—SIG是一个非盈利组织)于2002年正式发布，具有以下特点：1)连接简单，采用点对点串行连接；2)速度高，PCIExpressl．0规范中规定通路的每个方向的速率都为2．5Gbps；3)拥有电源管理功能，功耗低；4)在软件层保持与PCI兼容。本文讨论的FC总线接口板卡是作为系统主机访问FC网络的桥来工作的，为适

4、应FC网络高达2Gbps的传输速率，这就要求系统主机与Fc网络之间的通信带宽应达到Gbit级别。此时，传统的PCI／PCI—x总线已经不能满足系统的带宽要求。而PCIe的特点使他成为本论文所描述设计的主机接口的理想选择。1PCIe总线系统架构PCIe是一种高速串行I／O互联总线，其典型的系统如图1。PCIe总线系统中由以下类型器件组成：1)根复合体。根复合体是将CPU和主存贮器连接到PCI—E线路结构的设备，是I／O层次的根部。根复合体可以下挂一个或者多个PCI—E端口，每个端口可以下挂一个端点设备或者交换开关。2)交换

5、开关。交换开关是一个具有2一n端口的设备，每一端口连一条PCIe链路，在系统中用于多设备互联。3)端点。端点是一个具体的设备，是PCIe事务的请求者或完成者。这个端点设备可以是以太网，USB或图形设备等。4)PCIe到PCI／PCI—X的桥。匕纠o。。。。'1。。一慧囱RootEIComplex[—iII．．：IxDressI”““叫PCIExpressPCI／PCI—X暑主三．Iswitch图1典型PCIe系统PCIe体系结构采用分层设计，共分为4层，从下到上分别为：物理层、数据链接层、传输层、应用层。PCIe体系结构

6、的层次化设计，方便了它在不同表态之间的应用。物理层是最底层，负责在接口或者设备之间的链收稿日期：20lO．04．19作者简介：廖寅龙(1982一)，男，广东兴宁人，助理工程师，研究方向为SoC设计与验证。～一一一嘶疑一J咒E豁一匾氧兽～·128·航空计算技术第40卷第4期接。它包括PCIe的通路数目，通路速率等信息。数据链路层：对数据包的完整性进行检查；在发送数据包中添加序列号和发送冗余检验码。并管理数据包的重试功能。传输层：接收从应用层传来的读／写请求，并为相应的请求建立一个请求包传输到数据链路层。传输层同时处理从数据

7、链路层传输过来的响应包，并把它与原始的传输请求相关联。应用层也称为软件层，在这一层次上使用PCIe进行初始化和运行都和PCI保持兼容。2Xilinx端点IP结构分析Xilinx的端点IP完全符合PCIe协议V1．1，集成了PCIE协议中的物理层(PHY)、数据链接层(DLL)和传输层(TLL)，其结构框图如图2所示，包含有以下几个接口：系统接口、配置接口、发送接口，接收接口。图2XilinxPCIeIP框图系统接口：包含着系统时钟和复位，同时还有在系统模块中的DCM所需要的反馈时钟。PCIe接口：此接口包含多条发送和接收

8、链路，每条链路包含一对发送和一对接收信号，发送和接收信号都是差分信号。在本论文描述设计所选定的FPGA芯片中，其PCIe核可以配置1x、4x或者8x。配置接口：通过配置接口，用户可读取PCIe核内部的1024个双字大小的配置寄存器，判断IP核的当前状态。但是，XilinxPCIeIP目前还不支持配置接口的写操作，须通