一种射频仿真时统子系统的技术设计

一种射频仿真时统子系统的技术设计

ID:46599762

大小:245.64 KB

页数:3页

时间:2019-11-26

一种射频仿真时统子系统的技术设计_第1页
一种射频仿真时统子系统的技术设计_第2页
一种射频仿真时统子系统的技术设计_第3页
资源描述:

《一种射频仿真时统子系统的技术设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第27卷第5期航天电子对抗35一种射频仿真时统子系统的技术设计井胜状,万顺生(南京航空航天大学,江苏南京210016)摘要:针对射频仿真系统中的时间同步问题,设计基于FPGA、DSP和GPS的时间统一系统。从工程实施的角度出发,详细阐述时统的硬件设计,介绍IRIG—B码的解码原理和各采样频率信号输出的过程。试验证明:该时统克服了常规时统设备的不足,性能更稳定,可靠性更高,更易于调试。关键词:射频仿真;时统;FPGA;DSP;GPS中图分类号:TP391.4;TP391.9文献标识码:ATechnicaldesignofsubtimesy

2、steminRFSSJingShengzhuang,WanShunsheng(NanjingUniversityofAeronauticsandAstronautics,Nanjing210016,Jiangsu,China)Abstract:AimingattimesynchronizationinRFsimulationsystem(RFSS),designstimesystembasedonFPGA,DSPandGPS.Detailsonthedesignofhardwareintimesystemaregivenfromthee

3、ngineeringas—pect.ThedecodingofIRIG-Bcodeandtheproducingofperiodicalsignalaremainlyintrouced.Thetestresultsindicatethatthetimesystemequipmentshaveovercomeoriginaltimesystemequipments’shortcomingsandhavesomestrongpoints:higherstability,higherreliabilityandeasiertodebug.Ke

4、ywords:RFsimulation;timesystem;FPGA;DSP;GPS0引言1时统子系统设计的基本原理射频仿真系统Ⅲ是在实验室内模拟射频目标信号时统子系统主要由DSP控制模块、FPGA处理模并对导弹制导系统的性能进行评估的系统,属于半实块、GPS模块以及输入和输出逻辑单元等组成。基本物仿真系统,由不同的计算机和专用设备组成。分布原理如图1所示。在系统中的各个运算单元能否实现时间的统一,将直接影响到整个系统任务的执行。同一个功能模块,运行时机不同将导致完全不同的结果,因此高精度的时间和频率信号是获得各种准确数据、实时精密测

5、量和控制飞行目标的基础。射频仿真系统的实时性要求有一个统一的协调机制,这种贯穿于整个系统任务的协调设备就是时间统一系统口]。时统子系统向射频仿真系统各参试设备提供标准的时间信号和标图1时统子系统基本原理图准的频率信号,从而保持被控对象与测量系统靶场间仪器组(IRIG)码是美国靶场司令委员会时间和频率的高度统一,使射频仿真试验得以顺利制定的一种时间标准,包括并行时间码格式和串行时完成。间码格式。在时间统一系统中最常用的是IRIG—B_3串行时间码。收稿日期:2011—06—20;2011—08—20修回。作者简介:井胜状(1986一),男

6、,硕士研究生,主要研究方向通信IRIG—B直流码输入分为TTL电平标准和RS422与信息系统。电平标准。TTL电平标准的直流码直接送入FPGA36航天电子对抗2011(5)内部进行解码处理;RS422电平标准的直流码需要经出一个脉冲指示信号;2进制计数器主要用来识别帧过差分接收电路进行整形得到TTL电平信号,然后头,对8ms脉宽标志信号进行计数,用2ms和5ms脉送入FPGA内部进行解码处理。IRIG-B交流码要先宽标志信号进行清零;100进制计数器主要对码元的经过解调电路形成直流码,然后送人FPGA内的解码地址进行标记和进行lpps的

7、输出,它对B码的上升沿电路进行解码处理。进行计数,用2进制计数器的进位信号进行清零,当计FPGA将IRIG—B码解码,提取出时间信息和解满时输出进位信号即lpps;数据选择器主要是记录B码数据,然后送入DSP芯片处理形成BCD码,送显示码中的时间信息,它根据100进制计数器所提供的码模块显示。GPS模块_4可以输出GPS秒信号(1pps)元地址和脉宽识别电路提供的脉宽指示信号把时间信和GPS信息,其中GPS秒信号直接送入FPGA内部息发送到双端口RAM中。双端口RAM直接调用的分频电路,作为同步清零信号,这样所产生的采样频Quartus

8、II内自带的宏模块,主要是完成DSP和FP—率都是与GPS时间同步的;GPS信息是TTL电平标GA之间的数据交换,双端口RAM存放解算出的B准,所以GPS模块直接与DSP的串口相连接,在DSP码时间信息,由

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。