微机原理课件第十一章

《微机原理课件第十一章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第11章串行通信及可编程接口芯片8251A基本的数据传送方式有两种：并行通信和串行通信。并行数据通信-----是指在多条并行的传输线上同时传送各位　　　　　　　　数据的方式。11.1串行通信11.1.1串行通信的数据传送方向（1）单工传送（2）半双工传送（3）全双工传送发送器接收器甲乙（a）发送器接收器接收器发送器乙甲发送器接收器接收器发送器甲乙（b）（c）图11.1串行通信的传输方向（a）单工传送（b）半双工传送（c）全双工传送图11.2异步通信的一帧数据格式（a）带空闲位的一帧异步通信数据格式　　　（b）无空闲位的一帧异步通信数据格式11.1.2串行通信的两种基本工

2、作方式1、异步通信2、同步通信同步通信－－－是在数据块开始处用l～2个同步字符来表示数　　　　　　　据块传送的开始，数据块信息以连续的形式　　　　　　　发送，最后通过校验码对数据块进行校验。同步传送常用的数据格式有四种：单同步、双同步、SDLC和HDLC。（1）单同步数据格式同步字符数据域(datafield)CRC1CRC2图11.3单同步的数据格式（2）双同步数据格式（3）SDLC数据格式（4）HDLC数据格式同步字符2数据场CRC1CRC2图11.4双同步的数据格式同步字符1数据场图11.5SDLC或HDLC的数据格式标志01111110地址场8位控制场8位CRC

3、校验字符1CRC校验字符2标志011111101、波特率波特率－－－在计算机中，把每秒钟内传送二进制代码的位数。例：假设被传送的字符均为7位ASCII码，采用异步串行传送方式，其数据传送格式由1位起始位，7位数据位，1位奇偶校验位，和1位停止位组成，若每秒钟传送120个这样的字符，则相应的波特率为：10位/字符×120字符/秒=1200位/秒=1200bit/s每一位二进制代码传送时间td为波特率的倒数。即：mstd833.012001»=2、接收和发送的同步(1)收/发时钟频率图11.6发送时钟图11.7接收时钟接收和发送时钟与波特率之间必须保持如下关系：N（整数）发

4、时钟频率收发波特率收//=收/发时钟周期Ts与发送数据位宽度Td有如下关系：(2)数据采样过程nTTds=图11.8数据采样过程11.1.4串行通信接口芯片与数据校验1、串行通信接口芯片常用的串行接口芯片有两类：一类是异步通信接口芯片，即通用异步收发器UART，如INS8250；另外一类是通用同步异步收发器，即USART，如Intel8251A。（1）UART的硬件电路UART的硬件电路由三部分组成：接收器、发送器和控制器。接收器：把串行数据转为并行数据，即实现串→并的功能；发送器：把并行数据转为串行数据，即实现并→串的功能；控制器：用来接收CPU送来的控制命令，执行操

5、作，并输出状　　　　态和控制信息。（2）UART的基本工作过程图11.9UART电路图2、串行通信数据校验UART中常用的出错标志有三种：奇偶错误、帧错误和溢出　　　　　　　　　　　　　　　（丢失）错误。串行通信中的数据校验算法常见的有：单字节范围内的奇偶校验、多字节数据范围内的累加和校验、垂直异或校验、8位CRC校验和16位CRC校验。数据校验的基本过程：发送者生成校验码，将发送数据和校验码一并发送给接收者，接收者收到数据后，将接收到的数据采用相同的校验算法再生成一个校验码，与接收到的校验码相比较。若两者一致，则认为接收数据正确；若不同，则认为接收数据不正确。3、串行

6、通信数据纠错基本通信中一般采用反馈重发方式进行纠错，反馈重发纠错（ARQ）方式又称判决反馈纠错。除了反馈重发纠错，还有前向纠错（FEC）和混合纠错（HEC）等差错控制方式。图11.10反馈重发纠错（ARQ）原理示意图11.2可编程串行通信接口芯片8251A其主要性能如下：（1）可用于同步和异步传送。（2）可实现同步传送（5～8）位／字符；可选择内部或外部　　同步；可自动插入同步字符。同步传送波特率为DC～64K。（3）可实现异步传送（5～8）位／字符；异步通信的波特率　　因子可以有三种选择：1、16或64；停止位也有三种选　　　择：1、1.5或2位；异步传送波特率为：D

7、C～19.2K。（4）片内含有全双工、双缓冲发送和接收器。（5）出错检测：具有奇偶、溢出和帧错误等检测电路。（6）兼容性：全部输入输出与TTL电平兼容；单一的十5V电　　源；与Intel8080、8085、8086、8088CPU接口兼容。11.2.18251A内部结构和外部引脚1、8251A内部结构图11.118251A内部结构图（1）数据总线缓冲器其内部包含三个三态双向8位的缓冲器：状态字缓冲器：用来存放8251A内部的工作状态，供CPU查询　　　　　　　　或测试之用；接收数据缓冲器：用来存放接收器已经装配完毕的字符，供CPU读取；发