微处理器体系结构及关键技术

《微处理器体系结构及关键技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章微处理器关键技术微处理器基本功能及硬件组成微处理器体系结构随机逻辑体系结构RISC结构，目标是减小电路规模并降低制造费用微码体系结构CISC结构，目标是减少重复设计费用、增强CPU性能流水线体系结构利用指令并行以提高计算机的性能超标量体系结构利用多条流水线进一步提高计算机性能指令系统设计计算机工作过程1/68第三章习题作业：1、2、7、9、11、13思考：3~6、8、10、12、15、16yyyy-M-2/68第三章结束yyyy-M-3/68CPU的基本功能CPU的作用是协调和控制计算机的各个部件并执行程序中的指令序列，因此应具有以下基本功能：①取指令：当程序已在存储器中时

2、，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。②分析指令：即指令译码，是指对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。③执行指令：根据分析指令时产生的“操作命令”形成相应的操作控制信号序列，通过运算器、存储器及输入/输出设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。yyyy-M-4/68CPU的基本功能模型编程人员看到的CPUyyyy-M-5/68中央处理单元CentralProcessingUnit,CPU微处理器MicroProcessingUnit,MPU微控制单元MicroControlUn

3、it,MCU单片机计算机单片芯片控制器、运算器、寄存器CPU、少量存储器及I/O接口CPU+存储器+总线/接口+外设几个概念的对比yyyy-M-6/68控制单元（控制器）时序控制部件：指令周期、工作周期、时钟周期(工作脉冲)指令译码逻辑：微程序（CISC）、硬连逻辑（RISC）数据通道（运算器）组成：ALU+寄存器+内部总线功能：基本的二进制算术、逻辑及移位运算；根据运算结果设置状态标志（进/借位、溢出等）；特性：数据通路宽度：即字长，CPU单次传送和处理数据的能力。数据通路周期：ALU运算并将保存结果的过程。CPU的硬件组织7/68时序控制部件时序控制部件：脉冲源+分频逻辑；用

4、以产生各种系统所需的、满足时序要求的控制信号。指令周期读取并执行一条指令所需的时间工作周期指令周期中的不同工作阶段时钟周期系统中最小的基本时间分段指令周期状态图CPU中的多级时序不同的CPU设计策略：CISC与RISCCISC（ComplexInstructionSetComputer，复杂指令集计算机）不断增强原有指令的功能以及设置更为复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。RISC（ReducedInstructionSetComputer，精简指令集计算机）通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度。现代计算机：RIS

5、C+CISCyyyy-M-9/68CISC的特点及设计思想美国加州大学Berkeley分校的研究结果表明：许多复杂指令很少被使用，“2-8原则”控制器硬件复杂（指令多，且具有不定长格式和复杂的数据类型），占用了大量芯片面积，且容易出错，VLSI设计困难。指令操作繁杂，执行速度慢。指令规整性不好，不利用采用流水线技术提高性能。yyyy-M-10/68RISC的特点及设计思想RISC机的设计应当遵循以下五个原则：①指令条数少，格式简单，易于译码；②提供足够的寄存器，只允许load和store指令访问内存；③指令由硬件直接执行，在单个周期内完成；④充分利用流水线；⑤强调优化编译器的作用

6、；yyyy-M-11/68典型的数据通路结构ALU的实现：(1)由基本门电路实现全加器；(2)由n位全加器构成n位并行加法器(3)以加法器为核心，通过扩展输入选择逻辑实现其它基本算术和逻辑运算；yyyy-M-12/68ALU功能描述示例算术逻辑运算功能移位运算功能yyyy-M-CPU数据通路的RTL模型(RegisterTransferLevel)yyyy-M-14/68CISC与RISC的数据流IRIDREGALUMEM开始退出IRIDALUMEMREG微操作通道开始退出单通数据通道RISC：Load/Store结构CISC：寻址方式复杂yyyy-M-15/68微处理器体系结构

7、分类16/68随机逻辑（硬连逻辑）体系结构用布尔逻辑函数来表示控制单元的输入和输出之间的关系。随机逻辑CPU的体系结构时序部件指令预处理yyyy-M-17/68随机逻辑CPU的操作1-取指令①程序计数器的值经MUX送到存储器；②存储器送回的指令写入指令寄存器；③程序计数器加1后回写；yyyy-M-18/68随机逻辑CPU的操作2-指令译码与执行①寄存器堆中的某个地址寄存器通过MUX寻址存储器，获得ALU的一个操作数；②另一个操作数来自于寄存器堆中的数据寄存器；③ALU的结果值被回