第4章 触发器

第4章 触发器

ID:46570409

大小:476.50 KB

页数:27页

时间:2019-11-25

第4章 触发器_第1页
第4章 触发器_第2页
第4章 触发器_第3页
第4章 触发器_第4页
第4章 触发器_第5页
资源描述:

《第4章 触发器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、主要内容:1.了解各种结构的触发器的工作特点;2.学习触发器功能描述的几种基本方法;3.掌握不同功能触发器的符号、及其各种描述。4.掌握触发器的波形分析。第4章触发器1.电路结构:由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入、输出端交叉耦合。一、基本RS锁存器锁存器有两个互补的输出端,通常把Q端的状态作为触发器的状态2.逻辑功能3.波形分析例在用与非门组成的基本RS锁存器中,设初始状态为0,已 知输入R、S的波形图,画出两输出端的波形图。解:由表5.1.1知,当R、S都为高电平时,触发器保持原状态不变;当S变低电平

2、时,触发器翻转为1状态;当R变低电平时,触发器翻转为0状态;不允许R、S同时为低电平。4.用或非门组成的基本RS锁存器这种锁存器的触发信号是高电平有效,因此在逻辑符号的输入端处没有小圆圈。波形分析:二、钟控RS锁存器给锁存器加一个时钟控制端CP,只有在CP端上出现时钟脉冲时,触发器的状态才能变化。这种锁存器称为钟控锁存器(同步RS触发器)。1.电路结构2.逻辑功能当CP=0时,控制门G3、G4关闭,触发器的状态保持不变。当CP=1时,G3、G4打开,其输出状态由R、S端的输入信号决定。同步RS触发器的状态转换分别由R、S和CP控制,其中,R、S控制

3、状态转换的方向;CP控制状态转换的时刻。3.触发器功能的几种表示方法触发器的功能除了可以用功能表表示外,还有几种表示方法:(1)特性方程由功能表画出卡诺图得特性方程:(2)状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号的要求。(3)特性表或状态表(4)波形图三、主从JK触发器1.电路结构为此,将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门,这样,就构成了JK触发器。2.逻辑功能(1)功能表:(2)特性方程:(3)状态转换图特点:(1)主从触发器的翻转是在CP由1变0时刻(CP下降沿)发

4、生的。(2)CP一旦变为0后,主触发器被封锁,其状态不再受输入信号的影响,因此不会有空翻现象。(3)存在一次变化现象。主从JK触发器存在的问题——一次变化现象例已知主从JK触发器J、K的波形如图所示,画出输出Q的波形图(设初始状态为0)。由此看出,主从JK触发器在CP=1期间,主触发器只变化(翻转)一次,这种现象称为一次变化现象。Q=0时J不能发生从0—1—0的变化,Q=1时K不能发生从0—1—0的变化,1.D触发器的逻辑功能D触发器只有一个触发输入端D,因此,逻辑关系非常简单;D触发器的特性方程为:Qn+1=D四、维持—阻塞边沿D触发器D触发器的

5、状态转换图:2.维持—阻塞边沿D触发器的结构及工作原理同步D触发器存在空翻现象,为了克服空翻,并具有边沿触发器的特性,在原电路的基础上引入三根反馈线L1、L2、L3。触发器的直接置0和置1端RD——直接置0端,低电平有效;SD——直接置1端;低电平有效。RD和SD不受CP和D信号的影响,具有最高的优先级。3.集成D触发器74HC74特点:(1)单输入端的双D触发器。(2)它们都带有直接置0端RD和直接置1端SD,为低电平有效。(3)为CMOS边沿触发器,CP上升沿触发。例已知维持—阻塞D触发器的输入波形,画出输出波形图。解:在波形图时,应注意以下两

6、点:(1)触发器的触发翻转发生在CP的上升沿。(2)判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。根据D触发器的功能表,可画出输出端Q的波形图。各种逻辑功能的触发器不同逻辑功能的触发器国际逻辑符号D触发器JK触发器T触发器RS触发器D触发器1.特性表QnDQn+10000111001112.特性方程Qn+1=D3.状态图Qn→Qn+1D0001101101014.驱动表3.状态转换图翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ1.特性表2.特性方程JK触发器4.驱动表例设下降沿触

7、发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。T触发器特性方程状态转换图特性表011101110000T逻辑符号驱动表T′触发器国际逻辑符号特性方程时钟脉冲每作用一次,触发器翻转一次。五、集成触发器的主要参数1.直流参数(1)电源电流ICC(2)低电平输入电流IIL(3)高电平输入电流IIH(4)输出高电平VOH输出低电平VOL2.开关参数(1)最高时钟频率fmax(2)对时钟的延迟(tCPLH和tCPHL)(3)对直接置0置1端的延迟时间(tRLHtRHLtSLHtsHL)锁存器和触发器都是具有存

8、储功能的逻辑电路,是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路,它

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。