数字电路(康华光) (15)

《数字电路(康华光) (15)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、5.3触发器的电路结构和工作原理锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感在VHDL中对锁存器与触发器的描述语句是不同的目前应用的触发器主要有三种电路结构：主从触发器、维持阻塞触发器和利用传输延迟的触发器。5.3触发器的电路结构和工作原理主锁存器与从锁存器结构相同1.电路结构5.3.1主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同2.工作原理：TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:=1，C=0，Q跟随D端的状态变化，使Q=D

2、。工作原理：(2)CP由0跳变到1:=0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号。TG3导通，TG4断开——从锁存器Q的信号送Q端。TG1断开，TG2导通——输入信号D不能送入主锁存器。主锁存器维持原态不变。。3.典型集成电路74HC/HCT74中D触发器的逻辑图74HC/HCT74的功能表LHH*↑HHHLL*↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入国标逻辑符号74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，上升沿触发的D功能触发器5.3.2维持阻塞触发器1.电路结构与工作原理C置0维持线响应输入D和CP信号

3、根据确定触发器的状态4CP=0011DDG1&CPQ1&G2G3&&&G5Q2Q3SRQ4DG6QQ&2、工作原理Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=DQ4=DD信号存于Q44当CP由0跳变为101DDG1&CPQ1&G2G3&&&G5Q2Q3SRGQ4DG6QQ&100DD在CP脉冲的上升沿，触发器按此前的D信号刷新4当CP=1在CP脉冲的上升沿到来前瞬间使触发器的状态变化。D信号不影响、的状态，Q的状态不变G1&CPQ1&G2G3&&&G5Q2Q3SRGQ4DGQQ&101置1维持线置0阻塞线1100置1阻塞、置0维持线2.典型集成电路-----74LS74

4、5.3.4触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立时间保持时间脉冲宽度传输延时时间传输延时时间5.4触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号D触发器JK触发器T触发器RS触发器5.4.1D触发器1.特性表QnDQn+10000111001112.特性方程Qn+1=D3.状态图3.状态转换图翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ1.特性表2.特性方程5.4.2JK触发器例5.4.1设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试

5、画出输出端Q的波形。设触发器的初始状态为0。Q5.4.3T触发器特性方程状态转换图特性表011101110000T逻辑符号4.T′触发器国际逻辑符号特性方程时钟脉冲每作用一次，触发器翻转一次。5.4.4SR触发器1.特性表2.特性方程3.状态图QnSRQn+1000000100101011不确定100110101101111不确定SR=0（约束条件）5.3.4D触发器功能的转换D触发器构成JK触发器组合电路DKJQn+1=D2.D触发器构成T触发器Qn+1=D组合电路DT3.D触发器构成T'触发器Qn+1=DCPQ二分频小结熟练掌握SR触发器、JK触发器、D触发器、T触发器和T’

6、触发器的逻辑功能——特性方程。作业作业：P2405.4.1、5.4.3课堂练习：P2405.4.5锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。章小结：