欢迎来到天天文库
浏览记录
ID:46500126
大小:101.00 KB
页数:23页
时间:2019-11-24
《电子、通信、电气类专业应聘试题大全》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、电子、通信、电气类专业应聘试题大全电子信息、通信、电类专业将会遇到的面试题大全!模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个冋路屮冋路电压之和为零.2、平板电容公式(C=eS/4nRd)o(未知)3、最棊本的如三极管曲线特性。(未知)4、描述反馈电路的概念,列举他们的应用。(仕兰微电子)5、负反馈种类(电圧并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏
2、度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放人器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的冃的是什么,有哪些方法?(仕兰微电了)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的儿个方法。(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。(凹凸)9、基木放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知)11、画差放的两个输入管。(凹凸)12、画出
3、由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。(仕兰微电子)13、用运算放大器组成一个10倍的放大器。(未知)14、给出一个简单电路,计你分析输出电压的特性(就是个积分电路),并求输出端某点的rise/fall时间。(Infineon笔试试题)15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。当RC<4、,最小为Timin。组合逻辑电路最人延迟为T2max,最小为T2mino问,触发器D2的建立时间T3和保持时间应满足什么条件.(华为)17、给岀某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素,同吋给出表达式。(威盛VTA2003.11.06上海笔试试题)18、说说静态、动态时序模拟的优缺点。(威盛VIA2003.11.06上海笔试试题)19、一个四级的Mux,其中第二级信号为关键信号如何改善timingo(威盛VTA2003.11.06上海笔试试题)20、给出一个门级的5、图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。(未知)21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有儿种(区别,优点),全加器等等。(未知)22、卡诺图写出逻辑表达使。(威盛VIA2003.11.06上海笔试试题)23、化简F(A,B,C,D)=m(l,3,4,5,10,11,12,13,14,15)的和。(威盛)24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotit6、stransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?(威盛笔试题circuitdesign-beijing-03.11.09)25>TodesignaCMOSinvertorwithbalanceriseandfal1time,pleasedefinetherationofchanne1widthofPMOSandNMOSandexplain?26、为什么一个标准的倒相器中P管的宽长比要比7、N管的宽长比大?(仕兰微电了)27、用mos管搭出一个二输入与非门。(扬智电了笔试)28>pleasedrawthetransistorlevelschematicofaemos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisin£edge,(lessdelaytime)<,(威盛笔试题circuitdesign-beijing-03.11.09)29、画illNOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。(Infineon笔试8、)30、画出CMOS的图,画出tow-to-onemuxgate。(威盛VIA2003.11.06上海笔试试题)31、用一个一选一mux和一个inv实现异或。(飞利浦一大唐笔试)32、画出Y二
4、,最小为Timin。组合逻辑电路最人延迟为T2max,最小为T2mino问,触发器D2的建立时间T3和保持时间应满足什么条件.(华为)17、给岀某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素,同吋给出表达式。(威盛VTA2003.11.06上海笔试试题)18、说说静态、动态时序模拟的优缺点。(威盛VIA2003.11.06上海笔试试题)19、一个四级的Mux,其中第二级信号为关键信号如何改善timingo(威盛VTA2003.11.06上海笔试试题)20、给出一个门级的
5、图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。(未知)21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有儿种(区别,优点),全加器等等。(未知)22、卡诺图写出逻辑表达使。(威盛VIA2003.11.06上海笔试试题)23、化简F(A,B,C,D)=m(l,3,4,5,10,11,12,13,14,15)的和。(威盛)24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotit
6、stransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?(威盛笔试题circuitdesign-beijing-03.11.09)25>TodesignaCMOSinvertorwithbalanceriseandfal1time,pleasedefinetherationofchanne1widthofPMOSandNMOSandexplain?26、为什么一个标准的倒相器中P管的宽长比要比
7、N管的宽长比大?(仕兰微电了)27、用mos管搭出一个二输入与非门。(扬智电了笔试)28>pleasedrawthetransistorlevelschematicofaemos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisin£edge,(lessdelaytime)<,(威盛笔试题circuitdesign-beijing-03.11.09)29、画illNOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。(Infineon笔试
8、)30、画出CMOS的图,画出tow-to-onemuxgate。(威盛VIA2003.11.06上海笔试试题)31、用一个一选一mux和一个inv实现异或。(飞利浦一大唐笔试)32、画出Y二
此文档下载收益归作者所有