基于DSPARM架构的协议转换器设计

基于DSPARM架构的协议转换器设计

ID:46419964

大小:73.00 KB

页数:6页

时间:2019-11-23

基于DSPARM架构的协议转换器设计_第1页
基于DSPARM架构的协议转换器设计_第2页
基于DSPARM架构的协议转换器设计_第3页
基于DSPARM架构的协议转换器设计_第4页
基于DSPARM架构的协议转换器设计_第5页
资源描述:

《基于DSPARM架构的协议转换器设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于DSP+ARM架构的协议转换器设计摘要:介绍基于DSP+ARM架构协议转换器的系统组成及其工作原理,给岀了DSP通过EMIF接口与FPGA无缝连接的接口实现,DSP通过HPI接口与ARM高速接口的实现,以及基TARM的高速以太网接口。简要介绍了基于嵌入式操作系统?滋Clinux的网络编程,给出了实验结果。关键词:数字信号处理器;ARM;主机接口;外部存储器接口;嵌入式系统在测试飞行控制组件时,遥测接收设备离信息处理中心较远,而被测数据量又极大,如果采用传统的专线传输遥测数据,则传输时间需几个小时,无法满足快速处理的要求。因此,需要研制一种协议转

2、换器,用来完成被测数据无损、实时、远距离地与远程上位机进行通信,并能接收上位机的控制指令,实现工作状态的远程交互,而测试人员通过上位机的人机界面就可以完成所冇测试。1系统组成及工作原理考虑到系统实时性和可靠性的要求,选择以太网口作为协议转换器与远程上位机的数据转发接口、以高速串口作为控制口的通信方式,采用DSP+ARM架构的硬件解决方案。系统框图。基木工作原理:FPGA作为数据预处理器,完成并行数据到串行数据的转换等数据预处理任务;DSP读取FPGA处理后的数据并完成数据压缩;ARM作为中央处理控制器,主要从DSP系统中读取已经编码的数据并通过以太

3、网完成与上位机实时通信的任务。上位机按照数据传输协议、产甜的数据遥测协议解调岀各类物理变量,记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互的任务。2硬件设计2.1TMS320C6416及其外围电路设计DSP芯片选用TI公司的TMS320C6416o这是TI公司推出的高速定点DSP,它拥有处理能力强大的CPU、高达1MB的RAM及丰富的外设接口。外设包括为CPU访问外围设备提供无缝接口的灵活的外部存储器接口EMIFA和EMIFB,—个使得DSP很容易通过PCI接口无缝连接到具有PCI功能的外部主CPU上的PCI接口,一个16/32

4、bit宽的异步并行接口HPI(和PCI共用相同的引脚),一个提供64bit数据通道访问的增强型EDMA等。TMS320C6416采用3.3V和1.4V电源供电,其中I/O采用3.3V电源供电,内核采用1.4V电源供电。TMS320C6416有符合IEEE1149.1标准的JTAG标准测试接口及相应的控制器,从而可以通过仿真器把DSP系统与PC机相连,进行在线调试⑴。2.1.1DSP与SDRAM、Flash的接口电路DSP处理器TMS320C6416对外有2个EMIF总线接口,分别是宽64bit的EMIFA和宽16bit的EMIFB。EMIFA接口具

5、备与8、16、32、64bit系统接口的功能,EMIFB接口端口支持8bit和16bit系统。EMIFA分成ACE0~ACE3四个存储空间,每个存储空间可以独立配置,无缝连接多种类型的存储器(为了提高系统运行速度,外如SRAM、FlashRAM>DDRRAM)。扩两片SDRAM芯片作为程序的运行空间、数据及堆栈区。SDRAM芯片选用同步存储器MT48LC2M32B2TG,其容量为2M×32bit。TMS320C6416通过EMIFA接口实现与两片SDRAM芯片的无缝连接。TMS320C6416内部没有Flash存储器,为了形成独

6、立的系统,采用外部扩展Flash存储器AM29LV400B存储程序。系统复位时,从Flash中加载程序。TMS320C6416通过EMIFB接口实现与Flash芯片的无缝连接。2.1.2DSP与FPGA的接口电路由于DSP处理器TMS320C6416的采样速度及存储空间受到口身约束限制,所以数据的采集、流向控制和数据预处理等任务由FPGA完成。FPGA芯片选用Xilinx公司低成本现场可编程门阵列Spartan-3E系列中的XC3S500EoXC3S500E芯片集成有20个BlockRAM,每个RAM块屮的18Kbit的模块存储器是完全同步、真正的

7、双端存储器。用户可独立地从每个端口读出或向每个端口写入(但同一地址不能同时进行读和写)。另外,每个端口都有一个独立的时钟,并且对每个端口的数据宽度都可以独立进行配置。在该协议转换器中,DSP通过EMIFA接口连接到FPGA,实现DSP与FPGABlockRAM的无缝连接,从而使得DSP与FPGA之间的通信问题转化为DSP对其EMIFA外设的访问,达到了提高系统实时性的冃的。为了保持FPGA-WDSP之间的同步,FPGA的时钟直接由DSP内部的锁相环提供。DSP处理器TMS320C6416与FPGA的接口示意图[2]。2.2S3C4510B及英外围电

8、路设计ARM芯片选用Samsung公司的S3C4510BoS3C4510B是基于以太网应用的高性价比16/32bitRIS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。