接口与通信 第5章 并行接口

《接口与通信 第5章 并行接口》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第五章并行接口接口与通信概述第一节并行接口原理一、并行接口的构成二、并行接口在系统中的连接三、可编程并行接口芯片的初始化四、并行接口的工作过程第二节常用可编程并行接口8255A一、8255A内部结构二、8255A引脚介绍三、8255A的控制字四、8255A的工作方式概述并行传送：计算机和外界交换信息可以采用多位数据一起传送。串行传送：计算机和外界交换信息可以采用数据一位一位的传送概述并行通信将数据的各位同时在多根并行传输线上进行传输。并行通信适于短距离、高速通信D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源0

2、1010110概述串行通信将数据的各位按时间顺序依次在一根传输线上传输。RD目的TD源01101010串行通信适于长距离、中低速通信演示概述并行接口有以下特点：（1）并行接口的“并行”含义不是指接口与系统总线一侧的并行数据线，而是指接口与I／O设备或被控对象一侧的并行数据线。它是在多根数据线上以数据字节（字）为单位与输入／输出设备或被控对象传送信息。（2）在并行接口中，一般要求在接口与外设之间设置并行数据线的同时，至少还要设置两根握手（联络）信号线，以便进行互锁异步握手方式（即查询方式）的通信。（3）并行传送的信息，不要求固定的格式

3、，这与串行传送的信息有数据格式的要求不同。第一节并行接口原理并行接口是CPU和I／O设备之间信息交换的“转运站”，为实现转运功能，它应有以下特性：具有与总线相连接的数据传送缓冲器和数据传送线。具有与I／O设备进行应答的同步机构。具有地址译码和选片功能，使得CPU能像访问存储器一样来进行数据输入／输出。具有中断请求和处理的功能，使有的输入／输出能通过中断来处理。第一节并行接口原理并行接口与CPU、I／O设备之间的连接1.1并行接口的构成并行接口分为简单的并行接口和可编程的并行接口两大类。简单的并行接口——硬件连线接口的工作方式及功能是

4、用外部硬件连接来设定的，不能用软件来控制。可编程的并行接口的工作方式和功能可用软件编程的方法来改变，具有更大的灵活性和通用性。1.1并行接口的构成并行接口的构成:数据寄存器控制命令寄存器状态寄存器中断控制逻辑时序控制逻辑1.2并行接口在系统中的连接一个总线结构的计算机系统在一个系统中，CPU、并行接口、I／O设备等各部分的引脚要按要求连接好，这其中包括数据线、地址线、控制线。1.2并行接口在系统中的连接接口芯片的寻址专用的I/O指令方式是使用专门的I/O指令来访问I/O接口而不占用存储空间，大型计算机、大部分微处理机都提供了专用I/

5、O编址能力，设置专门的I/O操作指令。存储器统一编址的I/O方式是把I/O接口作为存储器单元来对待，从存储空间划出一部分地址空间给I/O设备，CPU访问I/O接口就象访问存储器的一个单元一样，因此不设置专门的I/O指令。接口地址的设计。I/O地址译码是很灵活的，可以由地址信息和控制信号的不同组合产生接口芯片或I/O接口电路所需的选择信号。1.2并行接口在系统中的连接芯片内寄存器的寻址方法1。在控制字中用几位作为标志位，不同的控制字有不同的标志。如右图所示。方法2。控制字中没有标志，在写入控制字时有固定顺序，必须按规定顺序，才能把控制

6、字写到相应的控制字寄存器中。1.2并行接口在系统中的连接方法3。CPU写入控制字时，进行两次写操作。如右图所示。方法4。下一个控制字写不写入，要根据上一个控制字某位的编码。当上一个控制字某位的编码为1（或0）时，写入下一个控制字；当编码为0（或1）时，就不写入下一个控制字，典型应用如可编程中断控制器8259。1.3可编程并行接口芯片的初始化初始化内容包括：是输入、输出、双向，还是位控状态。采用联络信号进行传送，还是不采用联络信号进行传送。采用中断方式传送，还是非中断方式传送。如果采用中断方式，是允许中断，还是屏蔽中断。把中断向量字写

7、入中断向量寄存器中。1.4并行接口的工作过程并行接口和I／O设备间的数据传输并行接口和I／O设备间的数据传输，通常情况下要有联络信号。1.4并行接口的工作过程并行接口数据输出时与I／O设备的联络信号1.4并行接口的工作过程中断方式，如右图所示。程序查询方式。并行接口和CPU之间用联络信号进行传输数据时通常用两种方式并行接口和CPU之间的数据传输第二节常用可编程并行接口8255A本节介绍常用的可编程并行接口芯片8255A。8255A可编程芯片（8255A-5与之兼容）是Intel公司生产的通用并行输入／输出接口芯片。当用PC机控制一个

8、外围设备时，使用8255A很容易实现并行接口。2.18255A的内部结构8255A的内部结构框图如下图所示。2.18255A的内部结构8255A内部组成：数据总线缓冲器读／写控制逻辑A组控制和B组控制端口A、B、C演示2.28255A