接口与通信 第9章 串行接口（3.2）

《接口与通信 第9章 串行接口（3.2）》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、（三）INS8250的接口信号INS8250是用来作为CPU与外设或调制解调器之间的接口，如图8-24所示。可以看出，它的接口信号可以分为两组：一组为与CPU接口的信号；另一组为与外设（或调制解调器）接口的信号。1.与CPU的接口信号（1）INS8250的外部三态数据总线D0~D7（引脚l~8）。这组信号是双向的，它可以连到CPU的数据总线上，CPU与INS8250之间的命令信息、数据以及状态信息都是通过这组数据总线传送的。（2）片选信号CS0、CS1、CS2。这组信号是输入信号，它们用来选择INS8250，当8250的CS0=1、CS1=1、

2、CS2=0时芯片被选中。（3）寄存器选择信号A0、A1、A2。这组信号是输入信号，当8250芯片被选中后，这三个引脚上的信号用来选中要求读出或写入的内部寄存器。由于接收缓冲寄存器RBR（读时）、发送保持寄存器THR（写时）和除数锁存器的低位字节合用一个寄存器编号地址。中断允许寄存器和除数锁存器的高位字节合用一个寄存器编号地址，所以究竟是选择上述寄存器还是除数锁存器由通信线控制寄存器的最高位DLAB来选择。（4）数据输入选通信号DISTR、DISTR。这组信号是输入信号，当8250被选中后，为高电平或为低电平时，CPU可从8250中读出数据或状态

3、信息。当不读8250时，应把DISTR、DISTR信号置成无效状态。（5）数据输出选通信号DOSTR、DOSTR。这组信号是输入信号，当8250被选中后，为高电平或为低电平时，CPU可把数据或命令字写入要求的寄存器中。当不对8250进行写操作时，应将DOSTR、DOSTR置成无效状态。（6）地址选通信号ADS。此信号是输入信号，此引脚为低电平时，将锁存寄存器选择信号A0、A1、A2和片选信号CS0、CS1、CS2。当读写过程中，若A0、A1、A2不能保持稳定的电平的话，应将信号ADS置成有效状态，以锁存上述的A0、A1、A2。不用时，应接地。（

4、7）中断请求INTRPT。此信号是输出信号，当数据传送过程中发生接收数据错、接收缓冲器寄存器满、发送保持寄存器空、MODEM状态发生了变化等情况，而且中断允许寄存器相应位是允许状态的话，就通过此引脚向CPU提出中断请求。此信号高电平有效。对此中断的服务或主机复位将使INTRPT复位为0。（8）禁止驱动器信号DDIS（引脚23）。这是一个输出信号，此信号高电平有效，用来禁止挂在CPU和8250间数据线上的内部收发器动作；当CPU从8250读取数据时，DDIS应置成低电平。（9）片选输出信号（引脚24）。这是一个输出信号，此信号高电平有效，当时表示

5、8250已被、、选中，可以进行数据传送了。（10）主机复位信号MR（引脚35）。这是一个输入信号，此信号高电平有效。当MR为高电平时，除接收缓冲器、发送保持寄存器、除数锁存器外，8250的所有寄存器和控制逻辑均被清0，同时输出信号也被复位。（1）串行输入数据信号SIN（引脚10）。这是一个输入信号，8250通过此引脚接收外设、MODEM等数据装置发来的串行数据。（2）接收时钟信号RCLK（引脚9）。这是一个输入信号，接16×波特率的接收时钟信号。（3）波特率输出信号BAUDOUT（引脚15）。这是一个8250向外界的输出信号，该信号是供8250

6、发送器使用的16×时钟信号，其频率等于2.与外设（或MODEM）的接口信号主参考晶体振荡频率被除数锁存器分频后的值，此分频工作是由波特率发生器完成的。也可作为8250的接收时钟信号，这时只要把它连在RCLK引脚上即可。（4）串行数据输出SOUT。这是一个输出信号，8250发送时，通过此引脚将数据一位一位地串行输出。（5）请求发送（引脚32）。这是一个输出信号，低电平有效。（为有效低电平时，通知MODEM或数据装置：8250已准备好，可以通信了。编程时，用指令将MODEM控制寄存器第1位（RTS）置成1，此引脚就置成有效的低电平。主机复位时，RT

7、S被置成高电平。（6）清除发送CTS（引脚36）。这是一个输入信号，低电平有效。它是MODEM对8250的信号的响应，CPU可以通过检查此引脚获知MODEM是否可以接收数据。CPU通过读MODEM状态寄存器获得该引脚的状态电平。假如MODEM状态中断未被禁止，只要的状态发生了改变（自上次读取MODEM状态寄存器后），就在INTRPT引脚上产生一个中断信号，告诉CPU此时发生了状态改变。（7）数据终端准备好DTR（引脚33）。这是一个输出信号，低电平有效。当为有效的低电平时，通知MODEM或数据装置：8250已准备好可以通信了。可以通过编程，用指

8、令将MODEM控制寄存器第0位（DTR）置l，就将使该引脚变为低有效的电平信号。主机复位后，该引脚被置成高电平。（8）数据装置准备好DSR。这是一个输