脉冲成形滤波器的设计

《脉冲成形滤波器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、分类号论文选题类型UDC编号本科毕业论文（设计）题目脉冲成形滤波器的设计院（系）物理科学与技术学院专业电子信息科学技术年级2007级学生姓名张力学号2007213154指导教师楚育军二O—一年五月华中师范大学学住怡丈原创性节明本人郑重声明：所呈交的学位论文是本人在导师指导下独立进行研究工作所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。学位论文作者签名：日期：年月日学位论文版权使用授权书木学位论文作者完全了解学校有关保障、使用学位

2、论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权省级优秀学士学位论文评选机构将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。木学位论文属于1、保密口,在年解密后适用本授权书。2、不保密口。（请在以上相应方框内打“丿”）学位论文作者签名：日期：年月日日期:导师签名:内容摘要1关键词1Abstract1KeyWords11.引言22・基带脉冲成形滤波的基本原理和设计方法32.1基本原理32.2Matlab设计与仿真

3、53•基带脉冲成形滤波器的FPGA实现方法83.1查表法基木原理83.2实现结构83.3quartus仿真结果104.结论11参考文献11致谢12内容摘要：基带成形滤波器是全数字调制器的重要组成部分之一。成形滤波运算是调制过程屮运算量较大的部分，高效的实现成形滤波对提升调制器的性能有着重要的意义。本文首先介绍基带脉冲成形滤波器的基本原理，然后介绍采用Matlab设计成形滤波器的方法和仿真结果，最后给出使用查找表在FPGA上实现基带脉冲成形滤波器的设计方法。关键词：脉冲成形滤波器；Matlab；查表法；FPGA；信号处理Abstra

4、ct：Basebandpulseformingdigitalfilterisoneoftheimportantcomponentofthemodulator.Formingfilteringoperationisaprocessofcomplicatedcomputation,thehighlyeffectiverealizationformingpartoftheperformanceofthefilterascendmodulatorhasanimportantsignificance.Thispaperfirstintrod

5、ucesthebasicprincipleofbasebandpulseformingfilter,andthenintroducesthedesignmethodofformingfilterbyMatlabandgivesthesimulationresults,finallyintroducestherealizationmethodbasedonFPGAlook-uptable.Keywords：Pulseformingfilter；Matlab；Look-upTable；FPGA；Signalprocessing1引言在

6、数字通信系统中，基带信号进入调制器前，波形是矩形脉冲，突变的上升沿和下降沿包含高频成分较丰富，信号的频谱一般比较宽，通过带限信道时，单个符号的脉冲将延伸到相邻符号的码元内，产生码间串扰，增大了接收机在接受一个码元时发生错误的概率。因此在信道带宽有限的条件下，要降低误码率、提高信道频带利用率,需在信号传递前，对其进行脉冲成形处理，改善其频谱特性，产生适合信道传输的波形。早期的脉冲成形滤波辭设计时在频域上进行的，其方法是根据一个要求成形的频谱，寻找一个普通滤波器来近似，然后用幅度均衡和群延时网络来校正，结构相当复杂，效果却不理想，对时

7、域波形不能在设计中加以严格控制。随着数字信号处理技术和超大规模集成屯路的发展，用数字方法在时域实现基带脉冲成形的方法得到广泛应用。数字系统中常用的的波形成形滤波器有平方根升余弦滤波器、高斯滤波器等，实现方法有卷积法和查表法。卷积法的原理，是用一系列乘法和加法对信号进行流水线运算，需耍消耗大量的乘法器和加法器，设计较复杂，并有一定的延时。文献「⑵提出了一种分布式算法的设计结构，将传统的乘法运算和累加运算加以改进，转变为移位、累加运算，降低了硬件消耗，当运算数据的字宽较小时，极大的降低了硬件电路的复杂度，提高了响应速度；但当运算数据的

8、字长较长时，则需要更多的移位迭代运算而不适合高速处理的需求。文献3提出了采用滤波器的多相结构与改进DA算法相结合的一种设计方法，当考虑1S1码元数目较多时，需要的ROM表个数就会增多，访问ROM所需的地址产生电路就会变得复杂。文献⑸采用了存储器分割