从体系结构的演变看高性能微处理器的发展趋势(论文资料)

《从体系结构的演变看高性能微处理器的发展趋势(论文资料)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、微处理器体系结构随着高性能计算的需求，计算机体系结构发生了很大变化。作为计算机核心部件的微处理器，其性能和复杂性（晶体管数、时钟频率和峰值）也按照摩尔定律増长。微处理器性能的改善在很大稅度匕归功于体系结构的发展和VLSII艺的改进。体系结拘的发展主要体现在三个方面，即超流水、多指令发射和多指令操作。超流水技术主要开发时间并行性。流水线技术是RISC处理器区别于CISC处理器的重耍特征。采用超流水技术，尽管可以减少关键路径中每级流水的时间，但同时也引入了更多的寄存器，进而増加了面积开销以及时钟企斜问题。另一方面，深度流水在指令相关和指令跳转时会大大降

2、低流水线的性能。筋指令发射和筋指令操作均是开发空间并行性。参指令发射面临的首要问题是如何保持应用程序语义的1E确性，WHD、超标量和数据流技术是幺指令发射的典熨结构。血加是并行计算的重耍研究领域。超标量采用时序指令流发射技术，兼容性好，硬件开销大，功耗开销大,是H前多数商用高端处理器采用的主流技术。数据流采用token环技术，理论上可以开发出高度指令并行性。然而，其商用开发不成功，原因是运行时间开销大，尤其是token环匹配需要很高的时间代价。名指令操作是当前体系结构的重要研究方向。多指令操作包括数据并行性开发和操作并行性开发。尽管在CISC处理器

3、中均采用过这两种技术，但CISC给体系结构开发带來三个负而影响：一是CISC指令不适合流水处理，二是指令差异很大造成译码困难,三是编译器很难开发出有效的指令操作。与CISC处理器相反，多指令操作非常适合RISC处理器，其中S1MD和VL1W就是数据并行性和操作并行性的典型结构。向鼠处理器和SIMD处理器都是利用参个操作数來实现数据并行性。但二者有很大不同。向量处理器对线性向量元素顺序操作，SIMD则对向量元索进行并发操作。对前者，毎条指令只能作用于一个功能部件，执行时间较长：而后者在执行指令时可以作用于多个功能部件。向疑处理器采用交叉存储器实现向虽

4、的访存操作，同时可对短向虽进行有效操作，即对稀疏向疑进行压缩以获得岛性能。S1MD适介名媒体中的分组数据流，通过特定算法将长的数据流截成定长短向虽:序列，从而可以和向屋处理器那样实现对定长短向量序列的髙效处理。VLIW是实现操作并行性开发的垂要途径。CISC处理器采用垂直编码技术，而VL1W则采用水平编码技术，指令中的每个操作域可以并发执行。同CISC处理器相比,VLIW具有的优点是:指令操作域定长,译码简单;适合流水处理，减少CPI；编译器需要开发程序潜在的指令级操作并行性。传统VLIW的不足是指令带宽较高，二进制目标代码不兼容。VLIW和SIM

5、D结构都能接受单一指令流，每条指令可以包含宪个操作。但前者允许每条指令包含名个不同类型的操作，同时可以开发细粒度并行性。VLTW指令字较长，而SIMD具何很强的数据压缩能力。事实上，Y【」W和S1MI）技术相结合可以获得更高的性能加速比，且菲常适合命媒体数据处理。从微处理器体系结构和编译器界面划分的角度上讲，指令级体系结构可以分为顺序结构、柑关结构和独立结构三类。在顺序结构中，程序不包含任何指令并行信息，完全通过硬件进行调度,即硬件负责操作间的相关分析、独立操作分析和操作调度,编i羊器只负贵程序代码的重组，程序中不附加任何信息。超标量是该类结构的典

6、型代表。在相关结构中，程序显式指定操作的相关信息，即編译益负责操作间的相关分析，而硬件负责独立操作分析和调度，如数据流处理器。独立结构完全由程序捉供各个独立操作间的信息，即编译器负责操作间相关性分析、独立操作问分析和指令调度，VLIW是英主耍代表。超标量处理器架构现代超标量处理器体系结构均基于1B.M360/91采用的Tomasulo和CDC6600采用的Scoreboard动态调度技术，MIPSR10000和DEC21264微处理器均基于该体系结构。典取超标最处理器通帑采用如下逻執结构实现动态调度:寄存器垂命名逻辑、窗口唤醒逻辑、窗口选择逻辑和数

7、据旁路逻Intel的Pentium处理器、Motorola的PowerPC604和SPARC64则采用基于预约站的超标量体系结构。两种体系结构的工要区别是：在典型超标虽结构小，无论是推测还是非推测寄存器值都放在物理寄心器堆中：在预约站超标虽结构中，推测数据放在逼排序缓冲器中，非推测数据和已经执行完成提交的数据则放在寄存器文件中。在典理结构中，操作数不广播到窗口，而只将操作数标志TAG进行广播，操作数则送到物理寄存器文件。在预约站结构中，指令执行结果广播到预约站，指令发射时从预约站去取操作数。超标虽处理器性能与1PC(InstructionsPerC

8、ycle)和时钟频率的乘积成正比。时钟速率同系统结构的关键路径时延有关，而IPC和如下因索有关：程丿芋中潜在的指令级并行性