欢迎来到天天文库
浏览记录
ID:45492777
大小:256.50 KB
页数:4页
时间:2019-11-13
《第4章 总线技术与总线标准》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、一、选择1.总线是一种(①),由系统中各部件所共享,在(②)的控制之下将信息准确地传送给(③)。A、公共信号通道B、专用地信号连线C、主设备D、中断源E、从设备F、信号源2.下面关于总线的叙述中,错误的是()。A、总线位宽指的是总线能同时传送的最大数据位数B、总线标准是指总线传送信息时应遵守的一些协议与规范C、PCI总线不支持突发成组传送D、总线带宽是指单位时间内总线上可传送的最大数据量3.74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。A、地址B、数据C、控制D、串行
2、4.按总线共享原则,为避免信号逻辑的混乱和器件的损坏,()一个以上的输出引脚共享一条信号线。A、禁止B、允许C、当引脚较少时允许D、当输出引脚有三态功能时允许5.设异步串行接口电路中波特率因子为64,则接收端在确定起始位后应每隔()个时钟周期对串行数据接收线采样一次。A、8B、16C、32D、646.CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个()。A、指令周期B、总线周期C、时钟周期D、传输周期7.处理器完成一个基本操作所用时间的最小单位是通常称为(c)周期,而完成一次存储器
3、读/写操作所用时间通常称为(b)周期。A、指令周期B、总线周期C、时钟周期D、循环周期8.某系统总线时序如下图所示,可知该系统最大寻址空间为(①);数据线D0-7上传送的是(②)信息;总线可能采用(③)时序控制方式。CLKIO/(/M)(/WR)/RDA0-10地址地址数据D0-7①A.1KBB.2KBC.4KBD.8KB②A.写入到存储器的B.写入到端口的C.从存储器读出的D.从端口读出的③A.异步B.同步C.周期挪用D.以上都不对9.为提高总线驱动能力通常可采用()。A、译码器B、多路转换器
4、C、采样保持器D、三态缓冲器第4页共4页1.通常来说,同种总线上的数据传送速率与距离成()。A、相等B、反比C、正比D、没有直接关系2.通用异步串行通信方式通常采用()来校验帧数据错误。A、循环冗余校验码B、奇/偶校验码C、海明校验码D、多种校验方式的组合3.在某32位总线系统中,若时钟频率为500MHz,传送一个32位字需要5个时钟周期,则该总线系统的数据传送速率为()MB/s。A、200B、400C、600D、8004.在计算机系统中,外围设备通常通过()与系统总线相连接。A、外设接口B、设
5、备控制器C、计数器D、寄存器5.总线的数据通路宽度是指()。A、能一次并行传送的数据位数B、可依次串行传送的数据位数C、1ms时间内可传送的数据位数D、能一次传送的最大数据值6.下列()不属于常用串行总线。A、PCIB、I2CC、USBD、RS2327.若下列字符码中有奇偶校验位,但没有数据错误,那么采用偶校验的字符码是()。A、11001011B、11010110C、11000001D、110010018.在计算机系统三总线结构中,用于传送读/写信号的是()。A、地址总线B、数据总线C、控制总
6、线D、以上都不对9.若下列字符码中有奇偶校验位,但没有数据错误,那么采用偶校验的字符码是()。A、11111011B、11010110C、11100001D、1110100110.以下常用总线标准中,()是同步串行总线。A、RS-232CB、SPIC、PCID、ISA二、填空题1.异步串行通信中波特率的含义是(①),波特率因子的主要作用是(②)。2.总线冲突的含义是(①)。3.总线操作周期通常包括(①)、(②)、(③)和(④)等4个阶段。4.总线仲裁的目的是()。5.设某32位总线的时钟频率为1
7、6MHz,若每2个时钟周期完成一次数据传送,则该总线的带宽为()第4页共4页MByte/s。1.下图所示为串行异步通信中传送某字符的基波波形。该字符所传送的数据值为(①)H;采用的是(②)(奇或偶)校验。停止位校验位D7D6D5D4D3D2D1D0起始位2.常用的差错控制方式有(①)、(②)、(③)等几种。3.串行通信根据其数据传送方向的不同可分为单工、()和()等三种。4.串行通信根据其数据传送方向的不同通常可分为单工、双工和半双工三种方式,其中RS-232C接口采用的是这三种中的()方式。5
8、.在某个使用S3C2440处理器的系统中,如果要求设置串行通信接口UART0为普通操作模式,8位数据位,奇校验,1位停止位,请完成以下初始化程序段:(相关寄存器详细信息见试卷末页附录)ULCON0EQU0x50000000;①LDRR2,;②MOVR3,;③STRBR3,[R2];④在以上程序段中,使用了伪指令的是编号为的语句。三、分析设计1.某系统并行总线上时序控制方式如下图所示。地址CLKIO/(/M)D0-7A0-15WR/(/RD)数据地址①该系统采用的是哪种总线时序控制方式?②试比较该
此文档下载收益归作者所有