02 DSP硬件结构

02 DSP硬件结构

ID:45336727

大小:3.65 MB

页数:72页

时间:2019-11-12

02 DSP硬件结构_第1页
02 DSP硬件结构_第2页
02 DSP硬件结构_第3页
02 DSP硬件结构_第4页
02 DSP硬件结构_第5页
资源描述:

《02 DSP硬件结构》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、DSP技术数字信号处理器的硬件结构DSP的硬件结构DSP的硬件结构,大体上与通用的微处理器相似,由CPU、存储器、总线、外设、接口、时钟等部分组成,但又有其鲜明的特点。冯·诺依曼结构冯·诺伊曼(VonNeuman)结构CPUI/O口ROM串行接口RAM并行接口外部存储器接口地址总线AB数据总线DB哈佛结构哈佛(Harvard)结构外部管理数据总线外部管理地址总线数据数据总线数据地址总线程序数据总线程序地址总线CPUI/O口ROM串行接口RAM并行接口外部存储器接口改进型的哈佛结构是采用双存储空间和数条总线,即一条程序总线和多条数据总线

2、。流水线执行X读数R寻址A译码D取指F预取指P执行X读数R寻址A译码D取指F预取指P执行X读数R寻址A译码D取指F预取指P执行X读数R寻址A译码D取指F预取指P流水线操作是由6个操作阶段或操作周期组成。在任何一个机器周期内,可以有1~6条不同的指令在同时工作,每条指令可在不同的周期内工作在不同的操作阶段。独立的硬件乘法器在卷积、数字滤波、FFT、相关、矩阵运算等算法中,都有A(k)B(n-k)一类的运算,大量重复乘法和累加。通用计算机的乘法用软件实现,需用若干个机器周期。DSP有硬件乘法器,用MAC指令(取数、乘法、累加)在单周期内

3、完成。独立的DMA总线和控制器有一组或多组独立的DMA总线,与CPU的程序总线和数据总线并行工作,在不影响CPU工作的条件下,DMA速度目前已达800MBps(MillionsBytes/s)1.0TMS320C2000系列DSPTI公司的TMS320C2000系列DSP控制器,集成了flash存储器、高速A/D和可靠的CAN模块,主要应用于数字化的控制。C2000系列,主要有C24x和C28x两个系列。1.1TMS320C24x的内核CPUTMS320C24x中央处理单元(CPU)采用并行的体系结构,CPU可在单指令周期内执行高速的

4、算术运算。CPU包括三个基本组成部分:输入定标单元、乘单元和中央算术逻辑单元(CALU),结构如下图所示输入定标单元乘单元中央算术逻辑单元(CALU)C24x的CPU输入定标单元32位的输入数据定标移位器把存储器中送来的16位值调整送至32位的中央算术逻辑单元(CALU)。数据调整对于算术运算、数据定标和逻辑运算时非常必要。输入移位器作为程序/数据空间至CALU间数据通路一部分,不会占用时钟的开销。C24x使用16位×16位的硬件乘法器在单周期内产生有符号或无符号的32位结果,乘单元包括:1、用来保存一个乘数的16位暂时寄存器(TRE

5、G)2、乘法器3、32位乘积寄存器(PREG)4、乘积移位器乘单元中央算术逻辑单元中央算术逻辑单元主要组成部分包括:1、中央算术逻辑单元(CALU)2、32位累加器(ACC)3、输出移位器1.2C24x存储器与I/O空间544字×16位片内数据/程序双口RAM16K字×16位片内程序ROM或FLASH224K字×16位最大寻址空间(64K字程序空间、64K字数据空间、64K字I/O空间和32K字全局数据空间)外部存储器接口模块:软件等待状态发生器、16位地址/数据总线支持硬件等待状态C28x是TI公司近年推出的高性价比32位定点DSP

6、处理器。它集中了数字信号处理、精简指令集(RISC)、微控制器的结构(MCU)、固化的软件(Firmware)和各种开发工具。1.3TMS320C28x系列DSPTI公司的TMS320C5000系列DSP处理器,具有高度的操作灵活性、较高运行速度、高电源效率以及较高的性价比。主要用于远程通信和便携式装置中。C5000系列,主要有C54x和C55x两个系列。TMS320C5000系列DSP2.0TMS320C54x系列DSP简介TMS320C54xDSP的结构是以8组16位总线为核心,形成了支持高速指令执行的硬件基础。PAGENDAGE

7、N特殊功能寄存器系统控制程序地址生成器数据地址生成器CPU乘法累加器算术/逻辑运算单元桶形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEBTMS320C54x的硬件结构图2.1TMS320C54x主要特性●采用先进的多总线结构,通过1组程序总线、3组数据总线和4组地址总线来实现。1.CPU●40位算术逻辑运算单元ALU,包括1个40位桶形移位寄存器和2个独立的40位累加器。●17×17位并行乘法器,与40位专用加法器相连,可用于进行非流水线的单周

8、期乘法-累加运算。●比较、选择、存储单元(CSSU),可用于Viterbi译码器的加法-比较-选择运算。●指数编码器,是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。●配有两个地址生成器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。