欢迎来到天天文库
浏览记录
ID:44953323
大小:576.50 KB
页数:47页
时间:2019-11-06
《第2章典型微处理器-2》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、本次课主要教学内容8086微处理器的总线周期和工作方式80X86微处理器的组成结构及特点Pentium系列微处理器的组成结构及特点本章小结及作业布置第2章2.38086微处理器的总线周期和工作方式1教学要求通过学习:掌握8086微处理器的总线周期了解8086微处理器的工作方式掌握80X86微处理器的基本应用;了解Pentium微处理器组成及其寄存器结构;了解高档微处理器的应用特点。第2章28086CPU的操作在时钟CLK统一控制下进行,使取指令和传送数据能够协调地工作。8086CPU经总线对存储器
2、或I/O端口进行一次信息的输入或输出过程,称为总线操作,执行该操作所需要的时间,称为总线周期。一个总线周期包括T1、T2、T3、T4状态,即4个时钟周期。不同总线操作需要不同总线信号,对这些信号变化进行时间顺序的描述称为“总线时序”。第2章2.38086微处理器的总线周期和工作方式38284A是Intel公司专为8086设计的时钟信号发生器,能产生8086所需的系统时钟信号。8284A除提供恒定的时钟信号外,还对外界输入的准备就绪信号RDY和复位信号进行同步操作。第2章2.3.18284A时钟信号
3、发生器4图2-118284A引脚特性5外界准备就绪信号输入8284A,经时钟下降沿同步后,输出READY信号作为8086的准备就绪信号;外界复位信号输入8284A,经整形并由时钟下降沿同步后,输出RESET信号作为8086的复位信号,其宽度不得小于4个时钟周期;采用脉冲发生器作为振荡源时将脉冲发生器的输出端和8284A的EFI端相连,13引脚接高电平;采用石英晶体振荡器作为振荡源时将晶体振荡器连在8284A的X1和X2两端,13引脚接地。不管哪种方法,8284A输出时钟频率CLK应是振荡源频率的1
4、/3,经驱动后,再由OSC端输出供系统使用。第2章8284A时钟信号发生器工作原理6计算机执行一条指令所需时间称为指令周期。一个指令周期由若干总线周期组成。总线周期是CPU通过总线与存储器或外设进行一次数据传输所需时间。为保证总线的读/写操作,8086总线周期至少要由4个时钟周期组成,每个时钟周期称为T状态。时钟周期是CPU的基本时间计量单位,由主频决定。8086主频为5MHz,故一个时钟周期为200ns。第2章2.3.28086总线周期7第2章为适应各种应用场合,构成不同规模微机系统,8086C
5、PU规定了最小和最大工作模式。通过CPU的第33条引脚MN/来控制。(1)最小工作模式(MN/=1):8086CPU的33引脚接+5V时,系统处于最小工作模式。适用于单微处理器组成的小系统,所有总线控制信号直接由8086CPU产生。CPU的8条控制引脚24-31的功能定义如表2-7所示。(2)最大工作模式(MN/=0):8086的33引脚接地时,系统为最大工作模式。此时系统中存在两个或两个以上的微处理器,其中一个主处理器8086,其他处理器为协处理器。2.3.38086CPU的最小/最大工作模式8
6、最小模式下的连接示意图8086CPU••控制总线数据总线地址总线地址锁存数据收发ALE时钟发生器第2章910最大模式下的连接示意图:8086CPU数据总线地址总线地址锁存数据收发ALE时钟发生器总线控制器控制总线第2章1112第2章4.8086CPU系统的操作时序8086系统主要执行以下操作:系统的复位和启动操作;总线操作(包括存储器读/写操作和I/O端口读/写操作);暂停操作;中断响应总线周期操作;总线保持或总线请求/允许操作。上述操作均在时钟信号的同步下按规定时序一步步地执行,这些执行过程构成
7、了系统的操作时序。13第2章2.4.1Intel80386微处理器80386是Intel公司在1985年10月推出的32位微处理器。芯片内部集成27.5万个晶体管;采用132引脚陶瓷网格阵列PGA封装,具有高可靠性和紧密性;采用高速缓冲器结构,大大提高了指令的执行速度和工作效率。2.4Intel80X86微处理器的功能结构14第2章(1)拥有32位数据总线和32位地址总线,可直接寻址4GB(232)物理存储空间,同时具有虚拟存储能力,虚拟存储空间达64TB。存储器采用分段结构,一个段最大4GB。(
8、2)采用流水线和指令重叠技术、虚拟存储技术、片内存储器管理技术、存储器管理分段分页保护技术等,实现多用户多任务操作,功能加强。(3)提供32位的指令,可支持8位、16位、32位的数据类型,具有8个通用的32位寄存器,具有片内地址转换的高速缓冲存储器Cache。1.80386的主要特点15第2章(4)提供32位外部总线接口,最大数据传输速率为32Mbps。系统可同高速DRAM芯片接口,支持动态总线宽度控制,动态切换32位/16位数据总线。(5)具有片内集成存储器管理部件MMU,可支持
此文档下载收益归作者所有