资源描述：
《quartusii-error-warning》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、QuartusII问题总结使用Quattus会遇到许多Warning,硬件描述语言和C不同，有些Warning是不允许存在的，有些可以忽略。做一下对QuartusIIWarnning的总结。带编号的QuartusIIWarnning:1、Warning(10227):VerilogHDLPortDeclarationwarningatv_led.v(4):datatypedeclarationfor"out"declarespackeddimensionsbuttheportdeclarationdec
2、larationdoesnot原因：输入输出没有定义位宽。解决方法：对输出定义位宽。有的教材书给的定义是output...;reg[7:0]...;这种定义会引起这种警告。所以定义采用outputreg[7:0]...;就不会有这中警告。2、Warning(10230):VerilogHDLassignmentwarningatv_led.v(13):truncatedvaluewithsize32tomatchsizeoftarget(8)原因：Verilog默认的位宽是32位，你在编程是使用的类似c
3、ounter=counter+1；后边的1没有给出数据宽度就会产生这种错误。解决方法：对数据进行位宽的定义,例如counter=counter+8'd1;这种警告也可以忽略不管。3、Warning(10240):VerilogHDLAlwaysConstructwarningatI2C_V_Config.v(153):inferringlatch(es)forvariable"LUT_DATA",whichholdsitspreviousvalueinoneormorepathsthroughtheal
4、waysconstruct原因：信号被综合成了latch，锁存器的EN和数据输入端口存在一个竞争的问题解决方法：将计数器从里面抽出来4、Warning(10030):Net"rom.data_a"atcontrol_store_dp.v(34)hasnodriverorinitialvalue,usingadefaultinitialvalue'0'原因：在同一时间对数据进行了赋值。同时对RAM或者ROM进行读写，造成了时序错乱。解决方法：对程序的读写端口，进行检测，不能让他们在同一时间段出现2个值。5
5、、.Warning(10268):VerilogHDLinformationatlcd7106.v(63):AlwaysConstructcontainsbothblockingandnon-blockingassignments原因：一个always模块中同时有阻塞和非阻塞的赋值解决方法：在模块中的赋值方式只采用一种赋值方式。6Warning(15400):WYSIWYGprimitive"DE2_TV:inst1
6、Sdram_Control_4Port:u6
7、Sdram_WR_FIFO:write_
8、fifo2
9、dcfifo:dcfifo_component
10、dcfifo_21m1:auto_generated
11、altsyncram_1l81:fifo_ram
12、altsyncram_drg1:altsyncram5
13、ram_block6a15"hasaportclk1thatisstuckatGND解释：这里是采用的SDRAM的读写方式为1入2出的模式，将fifo2的输入信号给接GND了措施：不用理会。不含编号的Warning1.Foundclock-sensitivechangeduringact
14、iveclockedgeattime
15、HDL设计中对目标的位数进行了设定,如:reg[4:0]a;而默认为32位,将位数裁定到合适的大小措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数3.Allreachableassignmentstodata_out(10)assign'0',registerremovedbyoptimization原因:经过综合器优化后，输出端口已经不起作用了4.Following9pinshavenothing,GND,orV
