资源描述：
《基于某FPGA地数字基带信号地矢量信号分析报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、实用基于FPGA的数字基带信号的矢量信号分析斯科特·弗格森安捷伦科技公司1900年“众神花园”采访科罗拉多斯普林斯市sferguson@agilent.com文摘——本文介绍了新技术,分析现场可编程门阵列(fpga)的数字信号和调制质量。这种融合了逻辑分析与那些矢量信号分析的创新，可以提供设计者以数字基带和信号处理系统，就如同模数转换和数字模拟转换器有能力作出他们以前无法或难以做出的关键测量。因而FPGA将继续投入更多资金于无线、卫星通信的DSP领域，随着数字基带和IF信号日益上升的主导地位，他们代表了挑战无线电和卫星系统的设计。DSP电路设计者们不断地做出折衷复
2、杂性设计(位精度、数量的过滤器水龙头等)、能耗、和信号质量。关键测量误差同矢量大小一样作为衡量性能的影响。此前,矢量信号分析测量迄今一直直接集成到射频测试仪器,或者编写为自定义软件基带设计。随着整个区域无线电的数字化和集成于一个芯片上，我们需要的新方法是在数字无线电中描述某个子系统。本文介绍了一个FPGA动态探针和FFT-based矢量信号分析软件包的组合,前者使得路由的信号组中的一个在FPGA逻辑分析仪，并通过一个小物理数量包测量。这种组合提供了对FPGA数字信号同时测量时间域,频谱,和调制质量的方法。它还提供了FPGA的无重新设计耗时的各种内部网络信号分析的快
3、速选择。文档实用介绍——现场可编程门阵列(FPGA)广泛应用于在无线、航空航天、国防应用的数字信号处理(DSP)领域。他们的可编程性使设计者能够建立早期的原型系统,同时规范仍然在不断变化的系统,以及利用单一的硬件设计支持多种通信技术。他们的日益增长的表现使数字化进程可以提高越来越宽的带宽,提高信号的质量,同时降低功耗和材料成本。随着一个数字化接收信号所占的上升比例,对于模拟谱和矢量信号分析的探测点的数量正在减少。由于缺乏相关的噪音和非线性模拟信号处理，数字信号处理系统有能力创造出近乎完美的信号质量。然而,在信号质量DSP系统中,不断权衡系统成本、能量消耗,和投放市
4、场的时间以满足需求。由于这个原因,在数字信号分析组件和子组件是需要查看设计，相对取舍影响信号的品质。多年来误差矢量幅度(EVM)一直是广受欢迎的调制信号质量的标准。最大EVM指定要求为各种标准的无线技术,如WiMAX和W—CDMA。当一个无线信号显示的EVM不能令人满意,问题的来源需要被孤立于个体组件级别(基带过滤质量,数字前置失真[2]、顶因素减少,等等)。数字无线电设计中，不同位置的EVM的演示的方法：简化的QAM16调制器在Xilinx的实施Virtex-IIFPGA。如图1所示。设计由一个QAM16符号编码器(一个4位查找表)以25Msymbols/秒运行
5、,然后一个余弦滤波器和数字化IF调制阶段。插值RRC过滤器举例的符号4,输出过滤后的100Msamples/秒的数据。一个IF本地振荡器以100Msamples/秒（4位/时间)产生一个25文档实用MHz的信号,并将其应用于过滤后的数据，然后合并创建一个数字IF信号。而一个更实际的电路设计应包括数字失真和/或顶点因素减少,这个简单的例子就足以阐述这个概念。模拟与真实世界DSP电路的分析可以进行仿真。然而随着FPGA技术的生产力的提升,它通常可以更快速和更容易地构建一个原型设计，和调试它的硬件。因为设计变动不再需要大量的费用和时间(与ASICs一样),FPGA设计工
6、作就像软件设计，在设计周期中编译和调试更早,在仿真上花费时间更少。文档实用在仿真环境和真实的硬件设计中，分析电路的行为也减少了错误的风险和不正确的假设。访问内部的FPGA信号设计的例子中,有3个有趣的观点来验证——未过滤的符号,从RRC过滤后的IQ流和标量IF信号。未过滤的符号有8位精度,而所有RRC过滤器过滤后的信号有24位。在每一个点执行信号分析,获得88个必需的的内部信号。一个逻辑分析仪将用来捕捉这些信号的实时线路。88个的点固定在一个小的FPGA芯片，用来连接一个逻辑分析仪是不现实和昂贵的。所以一个动态探针(见图2)被纳入到FPGA设计。一个FPGA动态指
7、针就是一个多路传输切换,它插入到设计合成后的地方或路线之前。一个核心插入工具用于选择信号堆的数量和信号/堆,以及分配物理大头针地点为多路输出。在这个例子中,25针(24的数据信号,1个用于时钟)是用于连接FPGA外部端口的88个信号。那些25线路连接到一个逻辑分析仪与特定的旨在控制转换多路传输软件。多路传输核心的另一个方面是,它可以把利用逻辑分析仪的内置分路器特性,并通过24针提供48信号(例如I将以上升时钟的边缘,而Q将转移在下降边缘)。在多路传输核心被编译成FPGA程序后,逻辑分析仪通过JTAG接口控制FPGA。当用户选择一个信号组(或堆)进行观看时,消息通过
8、JTAG发
