欢迎来到天天文库
浏览记录
ID:44746345
大小:315.00 KB
页数:10页
时间:2019-10-27
《eda小我设计申报》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、EDA实验报告设计学院:物信学院班级:电信一班学号:112207301115姓名:徐创指导老师:漆为民目录实验题目...............................................3实验目的和要求............................................3实验原理.........................................................3实验方案设计、实验方法..............4实验步骤...............
2、.........................................5实验代码........................................................5仿真波形........................................................6心得体会.........................................................7参考文献..................................
3、.......................8一.实验题目:8位左右移移位寄存器二.实验目的和要求复习左右移移位寄存器的原理与功能,学习掌握循环移位寄存器的设计实现方法,设计实现数字系统设计中常用的8位循环移位寄存器,逐步学会熟练运用QuartusII软件,熟悉EDA的verilog程序设计方法、学会使用信号升沿、降沿、verilog的敏感量表等内容,掌握时序逻辑电路的verilog描述方法,掌握应用EDA常用工具软件进行时序逻辑电路的设计、分析、综合、仿真等的方法与技巧。三.实验原理CPLDUD工作状态x1x置数0→1
4、00循环右移0→101循环左移8位左右移移位寄存器的真值表如下:移位开始,循环左移时,CP上每来一个脉冲升沿,寄存器从输出从低位开始依次左移一位,同时最高位给最低位。相反,循环右移时,从高位开始依次右移一位,同时最低位给最高位。管脚D0D1D2D3D4D5D6D7CPLDLRDOUT0DOUT1DOUT2DOUT3DOUT4DOUT5DOUT6DOUT78位左右移移位寄存器的管脚如图:其中D表示输入的初始值,Sta为开始移位信号,DOUT表示当前数值;LD表示预设计数值,LD为“1”,初始计数值打入器件;LR表示移位方向,
5、LR为‘0’,循环右移位,LR为‘1’,循环左移位;CP为移位脉冲。四.实验方案设计、实验方法1.实验方案8位左右移移位寄存器的描述有多种方法,设计过程中可以采用图形编程,首先设计D触发器,而后通过D触发器的互联实现8位左右移移位寄存器,采用计数脉冲CP作为敏感量,CP的每个上升沿,输出量Q的每一位赋给左边一位或右边一位。同时循环左移时,最高位赋给最低位,循环右移时,最低位赋给最高位。2.实验方法首先根据前文所述,对照真值表的列出的不同输入逻辑状态,分情况依次输出于输入的对应关系,而后编译综合,由开发系统自行实现电路功能。
6、五.实验步骤1.设计输入利用FILENew菜单输入源程序,创建源文件1.设计项目的创建原文件存储…2.设计编译….3.器件选择及管脚分配…..4.设计仿真…..5.时序分析…..6.编程下载六.程序代码:moduleVerilog1(clk,ldn,k,d,q);inputclk,ldn,k;input[7:0]d;output[7:0]q;reg[7:0]d_reg,q_reg;always@(negedgeldn)if(!ldn)d_reg<=d;always@(posedgeclk)beginif(k)begin/
7、/rightq_reg[7:0]<={1'b00,d_reg[7:1]};endelseq_reg[7:0]<={d_reg[6:0],1'b0};endassignq=q_reg;endmodule七.仿真波形8位循环移位寄存器的仿真波形如下图,从波形可以得出,输入输出满足前文真值表,设计电路功能达到设计要求上述时间分析可以得到,输出信号存在的时间延迟,它主要与器件速度、表达逻辑的合理性有关,选用速度更高器件、优化设计可以使该值降低八.心得体会在学习中学会灵活运用所学的知识去解决不同的问题。这个过程把知识应用于实践中,是
8、我能更加快速熟练的掌握知识和运用知识,这样知识才能活学活用!九.参考文献数字系统设计与veriloghdl王金明编著
此文档下载收益归作者所有