欢迎来到天天文库
浏览记录
ID:44652492
大小:1.07 MB
页数:32页
时间:2019-10-24
《科技论文大作业》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、题目:用VHDL设计LED汉字滚动显示器目录1・1本设汁的研究背景和研究目的21.2研究内容及方法31・3设汁的主要工作42设计方案52.]方案--52.2方案二52.3方案比较63扫描控制模块73.1LED点阵原理73.2汉字的存储83.3汉字的显示93.4滚动速度的控制113.5存储模块123.5.]煎#件LPM_ROM来实现123.5.2用FPGA内咅的逻辑单元设i卜-个ROM144分频屯路154.1解决毛刺154丄1改螂S入信号消除毛刺154丄2通过D触发器消除毛刺164.2关键部分VHDL程序165按键扫描屯路185.1直接式/矩阵式按键185.2键盘消抖屯路205.2.1
2、比较法消键抖动20522积分法消键抖动206FPGA的顶层设计216.1层次化设计的概念216丄]木劇匕216丄2元件酬216.2生成组件符号226.3调用组件符号22632定义输入/输出端口与彫线237结论247.1总结247.2建议24参考文献241绪论1.1本设计的研究背景和研究目的受到体育场馆用LED显示屏需求快速增长的带动,近年来,中国LED显示屏应用逐步增多。目前,LED已经广泛应用在银行、火车站、广告、体育场馆之中。而随着奥运会、世博会的临近,LED显示屏将广泛的应用在体育场馆以及道路交通指示中,LED显示屏在体育广场中的应用将出现快速增长。2007年,中国LED显示屏
3、市场需求额为49.5亿元,比2006年增长22.2%,这其中全彩显示屏需求额达到21」亿元,占整体市场的42.6%,双色显示屏的需求额位于第二位,需求额为18.3亿元,占整体市场的40%,单色显示屏需求额为10」亿元。2008年奥运会的召开将会直接推动体育场用屏幕数量的快速增加,同时,由于奥运会用屏对LED显示屏的质量要求也较高,因此,高端屏幕的使用比例也将会增加,数量和质量的提高带动LED显示屏市场的增长。除了体育场馆之外,奥运会和世博会等重大活动召开的另一直接推动领域就是广告领域国内外的广告公司必然会看好奥运会和世博会带来的商机,因此必然会增加广告用屏的数量来提高自身收入,从而促
4、进了广告用屏市场的发展。奥运会和世博会等重大活动的召开必然会伴随着很多大型活动,政府、新闻媒体和各种组织都可能会在奥运会和世博会Z间举办各种相关活动,某些活动可能需要大屏LED,这些需求直接带动显示屏市场。冃前,国内从事LED显示屏生产的企业众多,同时,受到外资企业LED显示屏价格过高的影响,在中国LED显示屏市场上多以本土企业为主。口前,本土LED显示屏生产企业除供应国内需求外,还不断把产品出口到国外市场。而近年來,受到成本压力的影响,国际上一些知名的LED显示屏企业也逐步把生产基地移到了屮国,如巴可在北京设立了显示屏生产基地,Lighthouse在惠刃'I也拥有生产基地,Dakt
5、ronics、莱茵堡都在国内设立了生产工厂。随着国际LED显示屏生产大厂不断把生产基地转移至国内,加Z国内众多的LED显示屏本土企业,屮国正在成为全球LED显示屏的主要生产基地。因此研究研究LED汉字滚动显示屏的设计方法具有重要的理论和现实意义。1.2研究内容及方法采用传统方法设计的汉字滚动显示器,通常需要使用单片机、存储器和制约逻辑电路来进行PCB(印制电路板)板级的系统集成。尽管这种方案有单片机软件的支持较为灵活,但是由于受硬件资源的限制,未来对设计的变更和升级,总是难以避免要付出较多研发经费和较长投放市场周期的代价。随着电子设计自动化(EDA)技术的进展,基于可编程ASIC器件
6、的数字电子系统设计的完整方案越来越受到人们的重视,并且以EDA技术为核心、的能在可编程ASIC器件上进行系统芯片集成的新设计方法,也正在快速地取代基于PCB板的传统设计方式。如何使用EDA工具设计电子系统是人们普遍关心的问题。在EDA工具软件QuartusII的支持下,本设计通过了编译、适配和软件仿真验证。最后载入硬件系统证明了它的正确性。1.3设计的主要工作本设计需要利用EDA工具软件QuartusII编写并调试系统的VHDL程序。并且每一个模块都在这个软件下进行了仿真。系统的VHDL程序编好过后先在实验室的EDA实验箱上下载调试,成功过后再根据电路焊接相应的电路板。最好将程序下载
7、到制好的电路上验证。2设计方案2.1方案一本文系统的LED点阵模块,共由16X32=512个LED发光二极管组成。如何在该点阵模块上显示汉字是本文设计的关键技术。本文系统设计是采用一种32路动态分时扫描技术来实现的。具体方法是,将8个8X8数组的显示模块组合成两个16行16列的扫描结构并将其串联(如图2.1所示)。其行输入端与FPGA内的只读存储器ROM的16位数据输出端口相连;32个列控制端与两个4・16译码器A、B的输出相连;而译码器A、B的输入端和片
此文档下载收益归作者所有