数电课程设计题目与要求-汉字数字点阵循环显示

数电课程设计题目与要求-汉字数字点阵循环显示

ID:44509682

大小:169.79 KB

页数:4页

时间:2019-10-22

数电课程设计题目与要求-汉字数字点阵循环显示_第1页
数电课程设计题目与要求-汉字数字点阵循环显示_第2页
数电课程设计题目与要求-汉字数字点阵循环显示_第3页
数电课程设计题目与要求-汉字数字点阵循环显示_第4页
资源描述:

《数电课程设计题目与要求-汉字数字点阵循环显示》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、2013—2014学年第一学期《数字电子技术课程设计》任务书(适用专业:勘杳11级、地物11级)专业班级姓名学号开课系室电工电子学教学中心设计H期2013年12月23R~27R数字电子技术课程设计题目:汉字+数字点阵显示一、设计要求利用EDA/SOPC实验开发平台提供的16*16点阵LED以及EP2C35核心板,实现循环显示自己的姓名和学号信息(左移或者右移均可)。(1)手动生成自己的姓名和学号在16*16点阵LED上的6个字模(即控制某些LED亮,某些LED灭)。(2)实现循环显示自己的姓名和学号(左移或者右移均口J)。学号单号左右移动;双号的为上下移

2、动;(3)扩展要求:自主设计(如控制循环速度,方向等)。二、设计原理参考电路原理框图所下图所示。FPGA16*16点阵16*16点阵LED的内部结构如下图所示。rrr4丼...x¥rrr丼rr*丼•■■■・・012RRRR15经么:.上于COClC2……C15基本管脚对应表信号名称对应FPGA管脚名说明coP19点阵的第1列输入端口ClP4点阵的第2列输入端口C2R6点阵的第3列输入端口C3R7点阵的第4列输入端口C4R8点阵的第5列输入端口C5J3点阵的第6列输入端口C6W18点阵的第7列输入端口C7Rll点阵的第8列输入端口C8U10点阵的第9列输入

3、端口C9U9点阵的第10列输入端口C10U8点阵的第11列输入端口C11R16点阵的第12列输入端口C12R15点阵的第13列输入端口C13R14点阵的第14列输入端口C14J6点阵的第15列输入端口C15R4点阵的第16列输入端口R0L8点阵的笫1行输入端口R1J4点阵的第2行输入端口R2H6点阵的第3行输入端口R3H5点阵的第4行输入端口R4H4点阵的第5行输入端口R5H3点阵的笫6行输入端口R6G7点阵的第7行输入端口R7G6点阵的第8行输入端口R8P6点阵的第9行输入端口R9P5点阵的第10行输入端口RIOP3点阵的第11行输入端口RllN6点阵

4、的第12行输入端口R12N4点阵的第13行输入端口R13N3点阵的第14行输入端口R14M6点阵的第15行输入端口R15M5点阵的第16行输入端口CLKLI系统时钟输入端口扩展管脚对应表:K1E15拨动开关1K2B14拨动开关2三、说明:1、外部输入脉冲信号时钟源CP(50MHz),经适当分频后供计数器使用。本设计的主要任务和设计要求是:1、按照现代数字系统的Top-Down模块化设讣方法,捉出交通灯控制电路设计系统的整体设计方案,并进行正确的功能划分,分别提出并实现控制器、计数器、输出译码、点阵显示等模块化子系统的设计方案。2、在QuartusII的E

5、DA设计环境中,完成系统的顶层设计、各了系统的模块化设计。分别完成各个基于Verilog语言实现的了模块(包括控制器电路、计数器电路、输岀译码电路、点阵显示电路)的逻辑功能仿真。最后对顶层设计进行功能仿真。3、在2步的基础上,用下载电缆通过JTAG口将对应的sof文件加载到FPGA屮。观察实验结果是否与口己的编程思想一致。四、本课程设计的时间安排和评分标准:(一)、时间与地点安排:1、时间:2013年12月23H〜12月27H;2、地点:题目讲解(时间:]2月20日,地点:东环301),其他时间在机房或者利用个人电脑进行设计;3、测验:30分钟(时间12

6、月27日下午2:00-2:30,地点:待定);4、交设计报告的时间:2013年12月3()EI11点之前;地点:基础实验楼B426或者B411(各班班长以班为单位收齐,按照班级名单顺序排列)。(二)、评分标准:共100%1、子模块设计占40%(其中的设计、仿真分别记分);整体顶层设计各占20%(包揺设计、功能仿真和综合);芯片实现和测试占20%;2、设计报告:占30%;3、测验部分:30%o3、凡设计、仿真等内容基本雷同者(抄袭),均以0分计。三、设计报告及其要求:设计报告最好提交打印的纸质WORD文档(总结与讨论部分除外),注意写好班级、姓名、学号等个

7、人信息。设计报告应当按照给定的模板格式來书写,设计报告应当包含如F4个方面的内容:1、设计题目;2、设计任务及耍求(参考设计题R与要求部分);3、慕于VcrilogHDL语言的电路设计、仿真与综合;主要包括:各个电路了模块的Verilog源文件、仿真文件,功能仿真波形;顶层设计的Verilog源文件、仿真源文件,功能仿真波形。4、总结与讨论(手写)。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。