简易频率合成器设计报告材料

《简易频率合成器设计报告材料》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用标准滨江学院简易频率合成器学生姓名吴俊学号20092321922院系电子工程专业电子科学与技术指导教师赵静2012年6月5日文案大全实用标准一、设计和制作任务1、输出信号的频率范围：1kHz-99kHz2、步进频率：1Khz3、输出电平为方波基准信号（1kHz)鉴相器LPF压控振荡器(VCO)可编程分频器(÷N)拨动开关fRCD4046二、实验原理图2-1总体电路设计框图1、CD4046锁相环电路设计(1)、锁相环基本组成锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原

2、理框图如图2-2所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。图2-1-1锁相环原理图文案大全实用标准(2)、鉴相器（PD）锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如右图所示。图2-1-2鉴相器(3)、压控振荡器（VCO）指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数的振荡器VCO

3、，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。(4)、低通滤波器让某一频率以下的信号分量通过，而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。(5)、锁相环电路的工作原理鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：         式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电

4、压uC（t）。即uC（t）为：    式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：文案大全实用标准     即                  则，瞬时相位差θd为       对两边求微分，可得频差的关系式为    上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变

5、。因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为    图2-1-3压控振荡器压控特性上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。（6）、CD4046外围参数选取文案大全实用标准图2-1-4CD4046管脚封装图1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。　　2脚相位比较器Ⅰ的输出

6、端。　　3脚比较信号输入端。　　4脚压控振荡器输出端。　　5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。　　6、7脚外接振荡电容。　　8、16脚电源的负端和正端。　　9脚压控振荡器的控制端。　　10脚解调输出端，用于FM解调。　　11、12脚外接振荡电阻。　　13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。图2-1-5锁相环仿真电路通过前文对锁相环电路的分析与仿真实验，本次实验采用200pF的瓷片电容作为震荡电容，由100k的R4、100nF的C4和10K的R3构成低通滤波电路，4

7、0464脚的压控振荡电压输出给单片机。2、基准信号设计这次设计采用555芯片提供1Khz的基准信号。文案大全实用标准图2-2-1555定时器管脚图1地GND 5控制电压 2触发 6门限(阈值）3输出 7放电 4复位 8电源电压Vcc 图2-2-2555定时器构成的多谐振荡器多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。由555定时器构成的多谐振荡器如图

8、2-2-2所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。这时，电