IP核互连策略及规范

IP核互连策略及规范

ID:44266611

大小:426.77 KB

页数:9页

时间:2019-10-20

IP核互连策略及规范_第1页
IP核互连策略及规范_第2页
IP核互连策略及规范_第3页
IP核互连策略及规范_第4页
IP核互连策略及规范_第5页
资源描述:

《IP核互连策略及规范》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、IP核互连策略及规范[日期:2005-3-22]來源:21TC中国电子网作者:重庆大学陈林王家兵[字体:大中小]摘要:IP核有关标准及IP核互连规范目前止处于一个发展的关键时期,受到了业界的普遍关注。木文就IP核互连采取的策略进行了分析,对口前几种使用较多的1P核互连规范作了介绍。关键词:片上系统SoC;片上总线(On-ChipBus);IP核;互连策略;互连规范1引言随着超深亚微米工艺的发展,IC设计能力与工艺能力极人提高,采用SoC(SystemonChip)将微处理器、IP核、存储器及各种接口集成在单一芯片上,已成为目前IC设计及嵌入式系统发展的趋

2、势和主流。为减少设计风险、缩短设计周期、更集小于应用实现,设计者越來越多的采用IP核复用。在此推动下,IP核互连技术及片上总线(On-ChipBus)得到迅速发展,反过來它们又对IP核的设计、校验、重用及IP核冇关标准的制定也产生了深远的影响。2IP核互连策略就IP核互连的形式而言,主要冇共享总线、点对点的连接及多总线几种方式,带宽、时延、数据吞吐率及功耗通常是儿个需主要考虑的因索,但要求与板级的互连己不相同。共享总线方式是通过不同地址的解码来完成不同主、从部件的互连及总线复用,这对多外设IC系统设计而言,对地址总线的扇出提出了较高的要求,同时过丁•复杂

3、的解码逻辑会增加额外的吋延。如果数据主要集屮在•个主处理器少…个从外设交换数据,则其它的外设在此期间需处于IDEL或高阻状态,而对于多处理器设计的系统,其他的数据传输不能同时进行,增加了时延及等待。通过增加总线的宽度、提高总线的吋钟、及采用多总线方案可以解决带宽、吋延问题。但增加总线的宽度,只有外围设备能在一个时钟周期屮能全部占•有这些总线时才有效,否则总线的利川率就不高,而提高总线的时钟也会受到一定的限制,同时会产生功耗方面的问题。一个冇效的办法就是采川多总线方案。多总线的方案冇多种实现形式,按不同速率对总线分段可以减少总线的竞争并且提髙总线利用率;可

4、采用独立的读写总线以进行同时的读写;可提供多个并行的总线,对主、从部件间进行点对点的连接,以实现一对主、从部件的高速互连;另外还有一些有效的方式,如采用分层总线构架,采用交换矩阵或互连网络,来实现多个主、从部件的同时互连,等等。多种总线仲裁算法可以被采用。采用循环占用总线,实现最为简单;另外采用从部件仲裁(Slave-sidearbitration)的方案,在从部件需要数据传送时占有总线,有利于捉高总线的利用率。对于流水线传送较多的情况,如何保证读写的流水线执行以减少时延也是总线仲裁考虑的一个重要方面。下面就目前一些互连规范及它们采用的方案作介绍。3主要

5、的IP核互连规范目前有较人影响的IP核互连规范有IBM的CoreConnect总线、ARM的AMBA(AdvancedMicrocontrollerBusArchitecture)xSilicoreCorp的Wishbone、开放核心协议国际联合(OCP-IP)的OCP(OpenCoreProtocol)为虚拟插座接口连盟VSIA(VirtualSocketInterfaceAlliance)的VCI(VirtualComponentInterface)>Altera的Avalon总线,以及PlamchIP的CoreFrame、MIPS的EC(tm)In

6、terface,Altera的Atlantic(tm)Interface>IDT的IPBus(tm)(IDTPeripheralBus)、Sonics的SiliconBackplane(tm)uNetwork等等,新的互连方案如基于PCI的方案也在积极发展中,下而就询而儿种了以介绍。3.1IBM的CoreConnect总线CoreConnect总线的逻辑结构如下:⑵CoreConnect采用了总线分段的方式,提供了三种基本类型总线,即处理器内部总线PLB(ProcessorLocalBus)>片上外F貝总线OPB(On-ChipPeripheralBus

7、)和设备控制总线DCR(DeviceControlRegister)。PLB提供了一个高带宽、低延迟、高性能的处理器内部总线;OPB则用丁•连接具有不同的总线宽度及吋序耍求的外设和内存;DCR用来在CPU通用寄存器与设备控制寄存器之间传输数据传输,以减少PLB的负荷,增加其带宽。3.1ARM的AMBA总线(AdvancedMicrocontrollerBusArchitecture)AMBA总线的逻辑结构如下:⑵同CoreConnect相似,AMBA也采用分段多总线体系,定义了三种不同类型的总线:AHB、ASP和APB°AHB川于高性能、高数据吞吐部件,

8、如CPU、DMA、DSPZ间的互连,ASP用來作处理器与外设Z间的互连,APB则

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。