秒表程序实验报告

《秒表程序实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、山东理工大学计算机学院课程设计（嵌入式秒表程序开发）班级计升1001班姓名刘海龙学号1021051005指导教师李业德二O年月日课程设计任务书及成绩评定设计题目:用超级终端控制秒表2、题目的设计内容和要求：通过Led显示秒表，能够根据在超级终端中输入不同的字符來控制秒表暂停和重新计时。3、设计任务和要求：3.1程序设计、调试：要求画出程序框图，设计出全部程序并给出程序设计说明和程序注释，并在实验系统上调试通过。3.2课程设计说明书：a、本次课程设计的目的和意狡。b、设计报告：字数约2000^3000字（不包括程序淸单），内容包括：①设计题目；②系统的主要功能、作用

2、以及主要技术性能指标；③总体设计方案、工作和组成原理（框图）或设计说明、采用的技术路线等；④系统设计：接口电路设计，程序设计（程序框图和程序清单及注释）其他有关的理论分析和计算：◎设计总结：对整个设计工作过程进行归纳和综合，对设计中所存在的问题和不足进行分析和总结，提出解决的方法、措施、建议和对这次设计实践的认识、收获和提高。c、作品的使用或操作说明。d、设计图纸或图表（如接口电路原理图等）。装订时将课程设计说明书附在该3页之后。3.3设计内容不允许抄袭和复印，否则取消设计成绩。4、工作安排：（设计进度及完成情况）•第一阶段：根据题目要求查阅资料构思设计方案、进行

3、接口电路原理图设计和程序设计以及其它准备工作。•第二阶段：对第一阶段完成的设计内容进行详细的检查或修改无错后，按照设计方案自行在实验系统上进行程序的输入和调试。为便于调试和查错，程序最好采用模块化结构，一部分一部分的调试,通过反复的调试或修改直到达到设计要求为止。•第三阶段：按照3中的内容和要求撰写课程设计说明书。日期内容2011.12.18选择题目，查阅相关开发板及程序设计的资料分析开发板控制过程，准备实验2011.12.22构思设计方案，熟悉试验台，将用到的处理器地址定义成相关宏，写出开发板的初始化函数。2012.12.25写出开发板的初始化程序，深入调试，处

4、理错误。与老师同学进行交流，程序实现2012.12.29用AXD调试程序，并下载到开发板上运行。2012.01.09整理好文档，答辩5、主要参考文献及资料:[1]・嵌入式系统原理与接口技术清华大学出版社[2]・嵌入式LinuxOS原理与应用清华大学出版社学科部主任（签字）6、成绩评定:评语：设计成绩：指*导老卩帀：（签字）目录第一章：概述第二章实验开发平台6第三章系统分析7■■■l=i第四章系统设计原理10第五章课程设计步骤152723第六章程序代码第七章心得与体会第一章概述A/D转换器是模拟信号源和CPU之间联系的接口，它的任务是将连续变化的模拟信号转换为数字信

5、号，以便计算机和数字系统进行处理、存储、控制和显示。在工业控制和数据采集及许多其他领域中，A/D转换是不可缺少的。A/D转换器有以下类型：逐位比较型、积分型、计数型、并行比较型、屯压一频率型，主要应根据使用场合的具体要求，按照转换速度、精度、价格、功能以及接口条件等因素来定选择何种类型。本实验利用ADS1.2进行开发设计，利用UJTAG2.0,AXD进行调试及运行，通过超级终端输入控制信息，通过在超级终端上输入控制信息来控制秒表。新一代的ARM9处理器，通过全新的设计，采用了更多的品体管，能够达到两倍以上于ARM7处理器的处理能力。这种处理能力的提高是通过增加时钟

6、频率和减少指令执行周期实现的。ARM7处理器采用3级流水线，而ARM9采用5级流水线。增加的流水线设计提高了时钟频率和并行处理能力。5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1.8-2.2倍。指令周期的改进对于处理器性能的提高有很大的帮助。性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。对于采用最高级的语言，一般来说，性能的提高在30%左右。以ARM9E-S为例介绍ARM9处理器的主要结构及其特点。ARM9E-S的结构如图4

7、所示。其主耍特点如下：(1)32bit定点RISC处理器，改进型ARM/Thumb代码交织，增强性乘法器设计。支持实时(real-time)调试；(2)片内指令和数据SRAM,而且指令和数据的存储器容量可调；(3)片内指令和数据高速缓冲器(cache)容量从4K字节到1M字节；(4)设置保护单元(protectionunit),非常适合嵌入式应用中对存储器进行分段和保护；(5)采用AMBAAHB总线接口，为外设提供统一的地址和数据总线；(6)支持外部协处理器，指令和数据总线有简单的握手信令支持；(7)支持标准基本逻辑单元扫描测试方法学，而且支持BIST(built

8、-in-s