欢迎来到天天文库
浏览记录
ID:44224678
大小:1.91 MB
页数:27页
时间:2019-10-19
《2.2引脚及功能》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、主讲:武桐第二章89C51单片机硬件结构和原理--89C51单片机引脚及其功能2.289C51单片机引脚及其功能一、单片机的引脚◆89C51除采用DIP封装外,还采用方形封装方式,为44只引脚。◆89C51单片机采用40只引脚的双列直插封装DIP方式,(DoubleIn-linePackage)目前大多数为此类封装方式。图2.6MCS-51单片机引脚管脚图图MCS-51单片机实物图2.289C51单片机引脚及其功能二、单片机的引脚功能电源引脚:Vcc和Vss外接晶体(时钟电路)引脚:XTAL1和XTAL2控制信号引脚RST、ALE、PSEN、EA输入/输出端口P0、P1、P2和P3
2、40只引脚按其功能来分,可分为四部分:电源引脚:Vcc和Vss2.289C51单片机引脚及其功能二、单片机的引脚功能1.Vcc(40脚):电源端,为+5V。2.Vss(20脚):接地端,GND。时钟电路引脚:XTAL1和XTAL22.289C51单片机引脚及其功能时钟引脚外接晶体与片内的反相放大器构成了一个振荡器,它提供单片机的时钟控制信号。时钟引脚也可外接晶体振荡器。二、单片机的引脚功能2.289C51单片机引脚及其功能时钟电路引脚:XTAL1和XTAL2内部时钟方式振荡器2.289C51单片机引脚及其功能(1)XTAL1(19脚):接外部晶体的一个引脚。在单片机内部,它是一个反
3、相放大器的输入端。这个放大器构成片内振荡器。当采用外接晶体振荡器时,此引脚应接地。时钟电路引脚:XTAL1和XTAL2(2)XTAL2(18脚):接外部晶体的另一端,在单片机内部,接至内部反相放大器的输出端。当采用外接晶体振荡器时,该引脚接收振荡器的信号。2.289C51单片机引脚及其功能输入/输出端口P0、P1、P2和P3(1)P0口(P0.0~P0.7):◆漏极开路的8位准双向I/O口;◆P0口可作为一个数据输入/输出口;◆在CPU访问片外存储器时,P0口为分时复用的低8位地址总线和8位数据总线。4个8位并行I/O端口。准双向:当I/O口作为输入时,应先向此口锁存器写入全1,此
4、时该口引脚浮空,可作高阻抗输入。2.289C51单片机引脚及其功能输入/输出端口P0、P1、P2和P3(2)P1口(P1.0~P1.7):◆功能最单一的8位准双向I/O端口;◆带内部上拉电阻。4个8位并行I/O端口。2.289C51单片机引脚及其功能输入/输出端口P0、P1、P2和P3(3)P2口(P2.0~P2.7):◆带内部上拉电阻的8位准双向I/O端口;◆在CPU访问片外存储器时,它输出高8位地址。4个8位并行I/O端口。2.289C51单片机引脚及其功能输入/输出端口P0、P1、P2和P3(4)P3口(P3.0~P3.7):◆带内部上拉电阻的8位准双向I/O端口;◆P3口除
5、作为一般I/O口外,每个引脚都有第二功能。4个8位并行I/O端口。2.289C51单片机引脚及其功能(4)P3口(P3.0~P3.7):P3口第二功能注释P3.0RXD串行数据接收口P3.1TXD串行数据发送口P3.2INT0外部中断0输入口P3.3INT1外部中断1输入口P3.4T0计数器0计数脉冲输入口P3.5T1计数器1计数脉冲输入口P3.6WR片外数据存储器写选通信号输出口P3.7RD片外数据存储器读选通信号输出口P0.0~P0.7:I/O口;数据总线低8位地址总线P1.0~P1.7:I/O口P2.0~P2.7:I/O口;高8位地址总线P3.0~P3.7:I/O口;第二功
6、能2.289C51单片机引脚及其功能输入/输出端口P0、P1、P2和P3(分时复用)2.289C51单片机引脚及其功能控制信号引脚:RST、ALE、PSEN、EA(1)RST/Vpd(9脚):RST:复位信号输入端,高电平有效。单片刚接上电源时,其内部各寄存器处于随机状态,当此输入端保持两个机器周期(24个时钟周期)的高电平时,就可完成复位操作。单片机正常工作时,此脚应为≤0.5V低电平。RST10μFVccVss8.2KΩ2.289C51单片机引脚及其功能控制信号引脚:RST、ALE、PSEN、EA(1)RST/Vpd(9脚):Vpd:RST引脚的第二功能,备用电源输入端(Vol
7、tagePowerDown)。当主电源Vcc发生故障,降低到低电平规定值时,将+5V电源自动接入该引脚,为RAM提供备用电源,以保证RAM中的信息不丢失,使得复位后能继续正常运行。2.289C51单片机引脚及其功能控制信号引脚:RST、ALE、PSEN、EA(2)ALE/PROG(30脚):ALE:地址锁存允许信号端(AddressLatchEnable)。CPU访问片外存储器时,该引脚输出信号的下降沿作为锁存低8位地址的控制信号。正常工作时,该引脚以振荡频率fOSC
此文档下载收益归作者所有