哈工大电子自主设计实验

《哈工大电子自主设计实验》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一.实验目的1•掌握用基本门电路进行组合电路的设计方法。2.初步掌握数字电路的实验方法。3.通过实验论证设计的止确性。4.训练正确接线与排除故障的能力。5•通过对课外的芯片的应用提高设计数字电路的灵活性。二.实验器材与仪器1.DLMU数字电路实验箱1台2.EE1641D型函数信号发生器/计数器1台3.直流稳压电源4.器件74LS20、74LS04、74LS085.万用表及工具三.器件的管脚图及真值表1.74LS20输入端双与非门管脚图V(x2D2CNC282A2Y向冋向而冋Pl74LS20miduLiiiitrizi1AIBNCICID1YGND内含两组四输入与非门分别是第一组：1

2、、2^4、5输入，6输出第二组：9、10、12、13输入，8输出真值表输入输入ABCDYLXXXIIXLXXHXXLXHXXXLHHHHHL2.74LS08输入端四与门管脚图1A匚1<714IBU213=11Y匚3122ACZ471LS0811=]2BU510己丫匚69GND匚78VCC4B4A4Y3B3A3Y真值表输入输出ABYLLLLHLHLLHHH3.74LS04反向器管脚图1A匚1—14VCC1Y匚?136A2ACZ3126YY=A2YCZ471LS0I11=15A3A匸5105Y3丫匸694AGND匸784Y真值表输出输入LHHL1、2、3、4、5、6分别是六个非门输入端

3、,8、9、10、11、12、13为其输出端一.实验内容设计一个四位数字锁，能根据输入密码的正确性输出开锁信号和报警信号。1・设计任务设计一个数字锁，具有ABCD四个代码输入端、E—个开锁控制输入端。设其开锁密码为llllo若输出代码符合密码□□且EJ,锁才能被打开(Fl=l)；若不符，电路将发出报警信号(F2=l)；当E二0时，Fl>F2输出都为0。1.设计方案列出F的真值表，列出Fl、F2的函数表达式并化简：F1=EABCD；F2=E(ABCD)?根据Fl、F2的函数表达式设计连接电路，完成实验。EABCDFlF20XXXX0010000011000101100100110011

4、011010001101010110110011011101EABcDFlF211000011100101110100111011011110001111010111110011111110QPEM:ALARM:Kg.I2*••••74LS04N多MN幺N吕?五、实验数据记录EABCDFlF20XXXX1000010001100101001110100101011011010111EABcDFlF21100011001110101101111100111011111011111六、实验改进一一6位数字电子密码锁[1]经查阅资料本实验可以得到改进以实现更多功能，现对一个六位数字电子密

5、码锁的电路进行分析。1•总电路图・VCC…74LS138D—Key=^pace0U2Key=^paceoR3T---COT-DISHICOND1GKD'・1BH62Key三Space—;0.047疔C2-IP:U4A・…:74LSQ0D:(J5A74LS00DLM555CM•LED1…R2…二«•…Wr-：：：^：：：：5000:L€D2：;;；R3；;;4--w_■：^：:::500D::lOyF1.功能分析该电路主要分成以下几个模块：输入模块、密码修改及输出锁定模块、计吋模块和逻辑组合模块。其中输入模块的功能主要通过键盘和器件74LS138组成，输入键盘为六个数据开关;74L

6、S138为3-8线译码器，它的真值表如下：输入输出G1~G2A+~G2BCBAY0Y1Y2Y3Y4Y5Y6Y70XXXX11111111X1XXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110可知每个输出端为零时都有唯一的输入码，所以可以吧G1~G2A~G2BCBA作为密码输入端。而Y0-Y7只需选择与其输入对应的一端作为输出端。密码修改及输出锁定模块主要用到了九逻辑开关和D触发器。该模块是预先选择密码，通

7、过译码器的8个输出端口接到逻辑开关的8个借口上面，以实现选择密码的功能。再通过D触发器把密码验证模块送来的验证结果储存起来。D触发器的真值表如下：输入输出CLKDQ上升沿00上升沿11X保持计时模块用到了555电路单稳态的一种变形。逻辑组合模块主要是实现指示功能，通过两个输入端接锁定模块的输出端和计时模块的输出端，两个输出分别接开锁指示灯S和报警指示灯J。下表为其真值表。ABsJ0011010110111110所以S=AB匸ABj由此选用74LS00,实现该模块的逻辑