微机原理 清华大学出版社 冯博琴 吴宁第5章 存储器系统

《微机原理 清华大学出版社 冯博琴 吴宁第5章 存储器系统》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第5章存储器系统1主要内容：存储器系统的概念半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器扩展技术高速缓存2存储器分类按所处的位置不同，分为：内存和外存内存：存放当前运行所需要的程序和数据，以便向CPU快速提供信息，存取速度快，但容量较小，且价格较高外存：用来存放当前暂时不参与运行的程序、数据和文件，以及一些永久性保存的程序、数据和文件，存储容量大，价格低，但存取速度较慢3按存储介质，分为：磁存储器（磁芯、磁盘及磁带）、半导体存储器（半导体集成电路存储器）、光存储器、激光光盘存储器按工作方式分：RAM和ROM从器件原理

2、分：TTL和MOS4§5.1概述主要内容：存储器系统及其主要技术指标半导体存储器的分类及特点两类半导体存储器的主要区别5一、存储器系统61.存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来系统的存储速度接近最快的存储器，容量接近最大的存储器。构成存储系统。72.两种存储系统在一般计算机中主要有两种存储系统：Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器8Cache存储系统对程序员是透明的目标：提高存储速度Cache主存储器9虚拟存储系统对应用程序员是透明的。目标

3、：扩大存储容量主存储器磁盘存储器103.主要性能指标存储容量（S）（字节、千字节、兆字节等）存取时间（T）（与系统命中率有关）命中率（H）T=H*T1+（1-H）*T2单位容量价格（C）访问效率（e）114.微机中的存储器通用寄存器组及指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器片内存储部件内存储部件外存储部件12二、半导体存储器131.半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放一位二进制数的半导体器件称为一个存储元。若干存储元构成一个存储单元。142.内存储器的分类内存储器随机

4、存取存储器（RAM）只读存储器（ROM）15随机存取存储器（RAM）RAM静态存储器（SRAM）动态存储器（DRAM）16只读存储器（ROM）只读存储器掩模ROM一次性可写ROMEPROMEEPROM173.主要技术指标存储容量存储单元个数×每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗18§5.2随机存取存储器掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术19一、静态存储器SRAM201.SRAM的特点存储器中的信息既能随时读出，也能随

5、时写入，RAM中信息在关机后即消失分为DRAM和SRAM两种SRAM：静态RAM，利用半导体触发器的两个稳定状态表示“1”和“0”。电源不关掉，SRAM的信息不会消失，不需要刷新电路。DRAM：动态RAM，利用MOS管的栅极对其衬底间的分布电容保存信息，每个存储单元所需MOS管较少，集成度高，功耗小，信息因电容漏电而逐渐消失，读后需重写，需要刷新。212.典型SRAM芯片主要引脚功能工作时序与系统的连接使用22典型SRAM芯片SRAM6264：容量：8KX8b双列直插式芯片，28个引脚，其中一个空引脚23SRAM6264控制信号24SRAM62

6、64写时序25SRAM6264读时序263.8088总线信号8088总线A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存储器输入/输出RD、WR274.SRAM接口设计存储器与CPU的接口应该包括三部分内容：与地址总线的接口与数据总线的接口与相应控制线的接口存储器接口设计关键在于片选信号的连接片选有两种设计方法全地址译码部分地址译码281）逻辑门组合---全地址译码全地址译码有两种：逻辑门组合法、译码器法逻辑门组合法：依靠门电路对地址线进行组合，从而得到需要的地址范围使用“与”、“或”、“非”、“与非”、“或非”等29例A19

7、A18A17A16A15A14A13&1CS11SRAM6264CS2+5V0111100030存储器地址片选地址片内地址高位地址低位地址内存地址316264芯片的编址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址326264芯片全地址译码例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址该6264芯片的地址范围=F0000H~F1FFFH33全地址译码例若已知某SRAM6264芯片

8、在内存中的地址为：3E000H～3FFFFH试画出将该芯片连接到系统的译码电路。34全地址译码例设计步骤：写出地址范围的二进制表示；确定各高位地址状态