注册电气工程师(供配电专业)分类模拟题7

《注册电气工程师(供配电专业)分类模拟题7》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、单项选择题丄、将十进制数24转换为二进制数，结果为。A.10100B・10010C・11000D・1001002(1000)8421BCD+(0110)8421BCD应为。A・(14)qB.(14)hC・(10100)8421BCDD・(1110)8421BCD3、十进制数89的8421BCD码为。A.10001001B.1011001C.1100001D・010010014、数字系统中，有三种最基本的逻辑关系，这些逻辑关系的常用表达式为oA.真值表B.逻辑式C.符号图D.A、B和C5、若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是oA.线与B.无法确定C.数据驱动D.分

2、时传送数据6、电路如下图所示，若用A=1和B=1代表开关在向上位置，A=0和B=0代表开关在向下的位置，以L=1代表灯亮，L=0代表灯灭，贝IJL与A、B的逻辑函数表达式为oA.l=aObb.l=a6bc.l=abd.l=a+b7、函数"月3*G++U)+MC+ABC的最简与或式为△A+BCABCA+BCA.两变量与非B.两变量或非C.两变量与D.两变量异或9、下图所示电路实现的逻辑功能。A.两变量异或B.两变量与非C.两变量或非D.两变量与10、下列逻辑关系中，不正确的项是。aABAB=AB+£BB•c.AB=A+BD.A+B=ABik已知尸=MC+CD，下列使F=0的取值为o

3、A・ABC=011B.BC=11C・CD=10D・BCD=111■■aw12、将逻辑函数F二曲+以7十EC化为与或非形式，为。AY=ABC：+ABCB.Y=,4BC+ABCc.Y=AB^ABCD.Y=ABC+ABC13>己矢口条件ABC+ABD+ACD+BCD=O,将函数F=(的+E)CD^(A+B)(B+C)化为最简与或逻辑形弩_二a.Y=A+B+Cb.F=/+月+Cc.r=^scd.y=1b+c丄4、用卡诺图简化具有无关项的逻辑函数时，若用圈''丄〃法，在包围圈内的X和包围圈外的X分别按处理。A・1,1B・1,0C・0,0D・无法确定15、已知逻辑函数丄=ABD+BCD^AB

4、D的简化表达式为l=b$d,该函数至少有个无关项。A・1B・2C・3D・416、逻辑函数L=X(0,1,2,3,4,6,8,9,10,11,12,14)的最简与一或式为。AL=B^Db.L二万+万c.厶=丽nL=B+D17.已知用卡诺图化简逻辑函数厶=人EC+MBC的结果是L=Adc,那么，该逻辑函数的无关项至少有个。A.2B・3C.4D・518、逻辑函数Y(A,B,C,D・=Em(0,1,2,3,4,6,8)+£d(10,11,12,13,14)的最简与一或表达式为。a.ABC^ADA.AB-rDcftB+DD・A+D19、逻辑函数Y(A,B,C,D.=£m(O,1,2,3,

5、4,6,8)+》d(10,11,12,13,14)的最简与-或表达式为oa.Y=AB+万b.Y=ABDc.卩=万+方+万D.yJ(万十环20、逻辑屯路如下图所示，其逻辑功能的正确描述是oA.裁判功能，且A为主线B.三变量表决功能C.当A=1时，B或C为1,输出为1D.当C=1时，A或B为1,输出为12丄、一组合电路,A、B是输入端，L是输出端，输入、输出波形如下图所示，则L的逻辑表达式是La.L—A+BA.厶=”4*B.L^A^BC.L=A5BA.减法器B.加法器C.比较器D.译码器23、下图所示电路实现的功能为A.全加器B.全减器A.比较器D.乘法器24、由3-8线译码器74L

6、S138构成的逻辑电路如下图所示，该电路能实现的逻辑功能为A.8421BCD码检测及四舍五入B・全减器C.全加器D.比较器25、一个具有13位地址输入和8位I/O端的存储器，其存储容量为A.8K>8B・13x8KC・13Kx8D.64000位26>要用256x4的RAM扩展成4x8RAM,需要选用此种256x4RAM的片数为A・8B・16C・32D・6427、要扩展成8Kx8RAM,需选用此种512x4的RAM的数量为片。A.8B・16C・32D・6428＞要获得32Kx8RAM,需要用4Kx4的RAM的片数为A・8B・16C・32D・6429、PLA编程后的阵列图如下图所示，该

7、函数实现的逻辑功能为—11——Lzy—A.多数表决器B.乘法器C.减法器D.加法器30、JK触发器的特性方程为Qn+1=DQ,J+lA.B.=.JQn+KOnC.D.=农”+s=JQ,t+KO^31、某时序电路的状态图如下图所示，说明其为000-U010—/0—*10()—一_110一-_-()01JII/!A.五进制计数器B.六进制计数器c.环形计数器D.移位寄存器32、某时序电路如下图所示，其中Ra、Rb和Rs均为8位移位寄存器，其余电路分别为全加器和D触发器，则该屯路具有