简易信号发生器的设计实现

《简易信号发生器的设计实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA课程设计简易信号发生器的设计实现小组成员：XXXXXXXXXXX专业：XXXXX学院：机电与信息工程学院指导老师：XXXXXX完成日期:目录引言一、课程设计内容及要求31、设计内容32、设计要求3二、设计方案及原理31、设计原理32、设计方案4（1）设计思想4（2）设计方案43、系统设计5（1）正弦波产生模块5（2）三角波产生模块6（3）锯齿波产生模块6（4）方波产生模块6（5）波形选择模块6（6）频率控制模块6（7）幅度控制模块6（8）顶层设计模块7三、仿真结果分析7波形仿真结果71、正弦波仿真结果72、三角波仿真结果83、锯齿

2、波仿真结果84、方波仿真结果85、波形选择仿真结果96、频率控制仿真结果9四、总结与体会10五、参考文献10六、附录11简易信号发生器引言信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广范的应用。它能够产生多种波形，如正弦波、三角波、方波、锯齿波等，在电路实验和设备检验中有着十分广范的应用。本次课程设计采用FPGA来设计多功能信号发生器。、课程设计内容及要求1>设计内容设计一个多功能简易信号发生器2、设计要求（1）完成电路板上DAC的匹配电阻选择、焊接与调试，确保其能够正常工作。（2）根据直接数字频率合成（DDFS）原理设计正

3、弦信号发生器，频率步进1Hz,最高输出频率不限，在波形不产生失真（从输出lKHz正弦转换为输出最高频率正弦时，幅度衰减不得大于10%）的情况下越高越好。频率字可以由串口设定，也可以市按键控制，数码管上显示频率俱。(3)可以控制改变输出波形类型，在正眩波、三角波、锯齿波、方波之间切换。（4）输出波形幅度可调，最小幅度步进lOOmVc设计方案及原理1>设计原理（1）简易信号发生器原理图如下U7ALMV324ADI'GNDR42WV?5002、设计方案(1)设计思想本设计基于VHDL编程，采用模块化电路进行整合。系统各模块所需工作吋钟信号由输

4、入系统时钟信号经分频后得到，系统时钟输入端应满足输入脉冲信号的要求。组合波形信号经显示模块输出。具备幅度和频率可调功能，幅度可通过电位器调整，频率控制模块则是一个简易的计数器，控制步径为100HZ的可调频率，最终送至脉冲发生模块输出脉冲信号，达到设计课题所要求的输出波形频率可调及幅度可调功能。幅度可调功能由于比较简单，可以在FPGA外部利用硬件电路实现。控制电路正弦波、方波、三角波信波形组号产生A合选择模块模块100HZTKHZ输出电路滤波电路幅度控制/电位器FPGA频率控制模块/计数器模块图1总体设计框图(2)设计方案采用DDS(直接

5、数字频率合成器)来设计，设计总体框图如图2所示。DDS器件采用高速数字电路和高速D/A转换技术，具有频率转换时I'可短、频率分辨率高、频率稳泄度高、输出信号频率和相位可快速程控切换等优点，所以，我们可以利用DDS具有很好的相位控制和幅度控制功能，另外其数据采样功能也是极具精确和完善的，它可以产生较为精确的任何有规则波形信号，可以实现对信号进行全数字式调制。用FPGA和DDS实现信号调制，既克服了传统的方法实现带来的缺点，若采用它来编程设计，必定会事半功倍，且使设计趋于理想状态。DDS的主要参数间的关系如下：频率分辨率二系统时钟频率/2A

6、12；频率控制字(FTW)=f*2A12/T：松殆嘛H敗H彳f而L■.14I—V111—•™DDS系统结构框隆图2DDS系统结构框图3、系统设计（1）正弦波产生模块smgt:u1正弦波产生模块由相位累加器和查找表组成,相位累加器用于实现相位的累加并存储其累加结果;查找表由ROM生成，其存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高n位对其进行寻址，最后输出为该相位对应的二进制正弦幅僅序列。ROM及查找表为如下ROM为:e〃〃“〃〃〃〃“〃“〃〃〃八!address(5.01romd0(701

7、dock°°sPmtB*>cktypeAUTO<1—〃〃〃〃〃〃〃〃〃〃/〃〃•〃〃〃〃〃〃〃〃〃〃〃〃〃«查找表为:Addr乂I“I♦2♦3“I疝托I♦7I01255

8、2542522492452392332258217207197186174162150137161241129987756453432434261913841032014813192634404353647587991121244813715016217418619720721756225233239245249252254255（2）三角波产生模块saniaoat:u

9、4（3）锯齿波产生模块juchigt:u3（4）方波产生模块fanggt:u2oouroi以上几个波形的产生也是基于ROM查找表，ROM的六位地址为输入端，输出端是八位，到时钟脉冲的上升沿到来时依次从地址中