常用存储器设计

常用存储器设计

ID:43668915

大小:1.97 MB

页数:40页

时间:2019-10-12

常用存储器设计_第1页
常用存储器设计_第2页
常用存储器设计_第3页
常用存储器设计_第4页
常用存储器设计_第5页
资源描述:

《常用存储器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基础培训课程常用存储器设计---Jimmy&Mike课程内容vSDRAMvFLASHvDDRvDDR2vDDR3vQDR课程内容vSDRAMvFLASHvDDRvDDR2vDDR3vQDRSDRAMv管脚定义解释SDRAM(同步动态随机存储器)一般应用在200MHz以下,常用在33MHz、90MHz、100MHz、125MHz、133MHz等。SDRAM的布局v布局原则是:靠近CPU摆放vSDRAMx1片时,点对点的布局方式SDRAM到CPU推荐的中心距离:当中间无排阻时:900-1000mil当中间有排阻时:1000-1300milSDRAM的布局vSDRAMx2片时,相对于CPU严格对称

2、v方案一:空间足够时,与CPU放在同一面方案二:SDRAM顶底对贴SDRAM的布线v特性阻抗:50欧v数据线每8根尽量走在同一层(D0~D7,D8~D15,…)v信号线的间距满足3W原则v数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3Wv空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30milv完整的参考平面v布线拓扑结构(默认采用远端分支)-T点(过孔)打在两片SDRAM中间远端分支(星形/T形)菊花链SDRAM的等长布线vClass规则:将所有数据线设为sdram_data_bus;地址线,控制线,时钟线设为sdram_addr_busv

3、等长规则:所有信号线参照时钟线的长度等长v误差范围:数据线误差范围控制在+/-50mil地址线误差范围控制在+/-100milSDRAM的等长布线v远端分支布线情况课程内容vSDRAMvFLASHvDDRvDDR2vDDR3vQDRFlash的设计vFlash(闪速存储器)–速率较低v布局:一般采用菊花链(Flash和SDRAM推荐距离为500-1000mil)Flash的设计v布线3W原则等长范围:+/-100mil特性阻抗:50欧课程内容vSDRAMvFLASHvDDRvDDR2vDDR3vQDR3.DDR的设计v管脚定义解释DDR的布局v布局原则是:靠近CPU摆放vDDRx1片时,点对

4、点的布局方式DDR到CPU推荐的中心距离:当中间无排阻时:900-1000mil当中间有排阻时:1000-1300milDDR的布局vDDRx2片时,相对于CPU严格对称vVREF电容的位置DDR保护区域DDR的布线v特性阻抗:单端50欧,差分100欧v数据线每10根尽量走在同一层(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS)v信号线的间距满足3W原则v数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3Wv完整的参考平面vVREF电源走线推荐>=20~30milv误差范围:差分对误差严格控制在5mil数据线误差范围控制在+/-25mil地址线误差范围控制

5、在+/-100milDDRx1片的等长布线vClass规则:将数据类设为2组Class(D0~D7,LDM,LDQS)(D8~D15,UDM,UDQS);地址线,控制线,时钟线设为1组Classv等长规则:所有信号线参照时钟线的长度等长v误差范围:数据线误差范围控制在+/-25mil地址线误差范围控制在+/-100milDDRx2片的等长布线v数据类拓扑结构:点到点DATADQSControllerDDRDMv地址类拓扑结构:星形T点DDRx4片的等长布线仍然可以套用两片时的拓扑,只是将树或者星做大DDRDDRRRDDDDABDDRCDDRControllerControllerContro

6、llerDDRDDRDDDDRDD可以看做正反贴RR可以看做正反贴DDRDDDRDDRDDRDDRController推荐:B/C,A和D只适用于单面贴器件的情况DDRx4片的等长布线A型B型DDR的时序设计vDDR(采用树形或者星型拓扑)课程内容vSDRAMvFLASHvDDRvDDR2vDDR3vQDRDDR2的设计vDDR2的新特性DDR2可以看做DDR的升级,由于DDR的内部设计使得I/O口的速率最高只能达到200Mhz,而DDR2最高可以提高到400Mhz,也就是DDR2比DDR提高了一倍的速率。在信号管脚上变化的主要是将单端的DQS信号变成了差分的DQS和DQS#。DQSDQS/

7、DQS#ClockFrequency200MHZ(Max)400MHZ(Max)DDR2的布局v布局思路同DDRDDR2的布线v特性阻抗:单端50欧,差分100欧v数据线每11根尽量走在同一层(D0~D7,DQM0,DQS0_N,DQS0_P)DDR2x1片(D8~D15,DQM1,DQS1_N,DQS1_P)(D16~D23,DQM2,DQS2_N,DQS2_P)DDR2x2片(D24~D31,DQM3,D

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。