【精品】王亚丽论文简版

《【精品】王亚丽论文简版》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1.绪论1.1加法器研究背景及意义人类社会的发展已经进入了信息时代，各种信息技术构成了信息时代的基础。R前，与信息相关的计算机、微电子及通讯技术己经成为推动社会进步和国家发展的关键技术，而微屯子技术又是信息技术的基础，因此集成电路产业己经成为整个屯子信息产业的命脉。而集成屯路作为现代信息产业和信息社会的基础，是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来,集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。日前为止我国已经成为世界电子信息产品的

2、主要生产国，对集成电路需求的增长是非常惊人的，而我们国内在这方面的供应能力显示出明显不足。发展中国的集成电路，成了中国政府产业政策的主导方向。2000年6月，国务院下发了《鼓励软件产业和集成电路产业发展的若干政策》，引导、鼓励资金、技术和人才等资源投向集成电路产业。加法器作为齐类集成电路模块的核心部件，具重要性不可忽略。加法运算是最重要最基本的运算，所有的其他基本算术运算，如减法、乘法、除法运算等最终都能归结为加法运算⑴。在算术逻辑单元（ALU）完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻

3、辑运算速度很快，且是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问题，使得某一位计算结杲的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，然而高速、低耗加法器的设计一直是研究的热点。着微电子技术的发展，处理器、计算机的字长成倍的增加，长加法器也就应运而生。长加法器优化设计的主要廿标是高速、低耗、资源（面积）开销小，其关键是构思高速、高效的进位算法与结构。近三十年来，不断的涌现出一流的高速加法器:超前进位加法器、跳跃进位加法器、树形结构加法器、对数

4、跳跃进位加法器、混合超前进位/选择进位加法器、顶层进位级联超前进位加法器等。这些高速、高效的进位方法一般都是在超前进位基础上的改进或者混合进位。因此，超前进位加法器(简称CLA)很自然地成为优化设计比较的基准。再加之CMOS工艺技术的进步，使之速度可以更进一步得到提高。今，加法器的设计面临两人课题，首先是如何降低功耗。随着便携式IC产品例如MP3播放器，手机和掌上电脑等的广泛使用，耍求ICT程师对现有运算模块的性能作进一步改进，尤其是在电路的功耗和尺寸方面。由于现在相应的电池技术难以和微电了技术的发展速度匹敌，这使得IC

5、设计师遇到了许多限制因素，比如高速，大吞吐量，小尺寸，低功耗等。因此，这使得研究低功耗高性能加法单元持续升温。另一方面就是如何提高加法器的运算速度。因为加法运算存在进位问题,使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如超前进位加法器(Carry-LookaheadAdders,CLA)，曼彻斯特加法器(ManchesterAdder)、进位旁路加法器(Carry・SkipAdders,CSKA)、进位选择加法器(Cairy・SelectAdd

6、ers,CSLA)等。它们都是利用各位Z间的状态来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。1.2本论文的主要工作内容本文在介绍其它基本加法器的基础上，进一步详细介绍了超前进位加法器，它避免了串行进位加法器的进位延迟，提高了速度，虽然加了超前进位部分，但仍比选择进位加法器占用资源少，因此超前进位加法器成为优化设计比较的基准。基于以上理论，在仿真实验部分采用数字设计方法进行加法器电路设计，基于T-spice仿真器，进行了超前进位加法器的仿真，验证了超前进位加法器的各种性能。再根据电路图制作出版图，并进行了

7、一致性检测。本文内容安排：第一章：概述加法器研究背景及意义。第二章：简单介绍了几种常见的加法器以及它们的工作原理，通过对比得出不同加法器各自的优缺点。其中详细阐述了超前进位加法器的组成结构、结构参数以及其工作原理。第三章：设计一个64位二进制超前进位加法器电路，并进行仿真。第四章：根据第三章设计的电路图绘制出它的版图。最后对本文的设计做出结论。2.基本加法器2.1加法器数字电了计算机能进行各种信息处理，其中最常用的是各种算数运算。因为算数中的加、减、乘、除四则运算，在数字电路中往往是将其转化为加法运算来实现的，所以加法运

8、算是运算电路的核心。能实现二进制加法运算的逻辑电路称为加法器。2.1半加器考虑低位来的进位，只对两个一位二进制数相加的运算称为半加。实现半加运算的电路叫做半加器(HalfAdder)，简称HA。两个一位二进制数相加的真值表如表2.1所列，由表2.1可直接写岀半加器的输出逻辑函数：XYSC000001101010110