电子基础实验八加、减法器

《电子基础实验八加、减法器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验八加、减法器—数字逻辑电路加法器一、实验目的1.了解二进制加法，加法计数器的工作过程。2.学会计数器的调整及测试。二、实验仪器及器件稳压电源一台实验板一块数字万用表一块集成块74LS7474LS11274LS7674LS93三、实验内容及说明该电路是二进制并行加法器，是一种能并行产生两个二进制数算术和的组合逻辑部件.采用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。 根据余3码的特点，两个余3码表示的十进制数相加时，需要对相加结果进行修正。修正法则是：若相加结果无进位产生，则"和"需要减3；若相加结果有进位产生，则"和"需要加3。据

2、此，可用两片4位二进制并行加法器和一个反相器实现给定功能，逻辑电路图如图7.6所示。其中，片Ⅰ用来对两个1位十进制数的余3码进行相加，片Ⅱ用来对相加结果进行修正。修正控制函数为片Ⅰ的进位输出FC4，当FC4=0时，将片Ⅰ的"和"输出送至片Ⅱ，并将其加上二进制数1101(即采用补码实现运算结果减二进制数0011)；当FC4=1时，将片Ⅰ的"和"输出送至片Ⅱ，并将其加上二进制数0011，片Ⅱ的"和"输出即为两余3码相加的"和"数。 图7.6逻辑电路图四位二进制并行加法器T693构成思想如下：   第i位全加器的进位输出函数表达式为   Ci=AiBi+(A

3、i+Bi)Ci-1   令   Ai+Bi→Pi   （进位传递函数）         AiBi→Gi   （进位产生函数）   则有 Ci=PiCi-1+Gi   于是，当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为    C1=P1C0+G1    C2=P2C1+G2=P2P1C0+P2G1+G2       C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3    C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4由于C1～C4是Pi、Gi和C0的函数，而Pi、Gi

4、又是Ai、Bi的函数，所以，在输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。采用先行进位发生器的并行加法器称为超前进位二进制并行加法器。四、掌握加法器的原理，自己设计一个减法器。