欢迎来到天天文库
浏览记录
ID:43484268
大小:1.56 MB
页数:13页
时间:2019-10-07
《Allegro和ADS之间仿真转换》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、系统集成中信号完整性与电源完整性的分析与设计流程建立李荔应用工程师安捷伦科技1简介本文中所称的系统集成是指利用已有芯片或模块来进行一个系统设计的过程。典型的例子是计算机主板的设计与分析:由芯片产家提供芯片及相关资料,集成厂商需要将不同的芯片搭配起来并设计电路板(即计算机主板),最后形成一个可以正常工作的系统并进行验证。在这个过程中,信号完整性与电源完整性设计与分析流程的建立常常面临如下挑战:复杂性与偶然性的矛盾;仿真与测量的结合与一致性。复杂性与偶然性的矛盾在实际分析中并不罕见。复杂性是指测量中如出现问题很难
2、定位问题故障并找到解决方案。偶然性是指有些问题并不容易再现,甚至有可能会被误认为是外界干扰所致。在深入的分析中可以发现复杂性其实往往是因为在分析的过程中并没有考虑到所有的可能因素(比如因为系统协议或电路设置出现问题,由此很难在版图级发现原因,也很难在版图级提出解决方案);同样,偶然性是因为在重现故障场景时忽略了一些关键因素的再现造成无法再次观测到故障现象。由此一个合理的解决方案是将所有相关的因素放入到设计与分析的范畴中。由于实际设计与分析过程中所牵涉的相关因素太多,很难单纯依靠仿真的方法来进行设计与分析,此时
3、结合测量建模在流程建立中有着不可替代的作用。另外,系统功能及性能的验证最终还是需要通过测试手段来进行。然而,如何保证测量结果与仿真结果的一致性对于一个成功的流程非常重要。本文主要以计算机主板为例介绍如何利用Agilent的测试仪器与EDA工具,结合第三方公司的版图工具(如CadenceAllegro)来建立一个完整的信号完整性及电源完整性设计与分析流程。特别地,从流程的可实现性出发,详细介绍了流程中几个关键步骤的具体操作方法。2系统集成的任务与流程目前计算机主板厂商采用的版图工具大多为Cadence的Alle
4、gro,设计周期通常需要三个月至半年。由于目前芯片厂商提供的芯片组更新周期不断缩短,对系统集成商而言尽量缩小设计周期是竞争中取胜的关键因素。而建立一个完整的设计与分析流程,无疑成为减少设计往返周期不可缺少的保障。一个典型的设计任务描述如下图所示:CPUIBIS/SpiceIO模型FSB封装等效模型北桥芯片芯片应用手册AGPMCHDDR初始设计规则参考设计南桥芯片USB2.0其它输入信息PCIICH图1系统集成的典型任务描述在如上的设计任务中,尽管集成厂商并不能直接拿到芯片所有的设计资料,但是对于计算机主板设计
5、而言,接口的协议大多数是公开的。在信号完整性与电源完整性的设计与分析中,所需考虑的主要内容如下图所示:系统设计功能及性能PCI-E/DDRII/SATA/…扩频/预加重/……电路设计时钟树SSTL/HSTL/LVDS/……初始模型前仿真优化模型细化后仿真验证及存档芯片版图布局优化封装版图互联结构解耦方案PCB版图测试验证图2信号完整性与电源完整性设计分析中需考虑的主要内容应用文献[1]中了提供了对在版图级、电路级以及系统级所需考虑的内容与方法的进一步描述。考虑到在不同阶段设计与分析的特点,一个基于测试与仿真结
6、合的流程如下图所示。图中的虚拟系统仿真以及半实物系统仿真的目的一方面在于能够对设计进行早期验证;另外对于往往缺乏芯片底层信息的系统集成设计者而言,提供了快速建模的渠道。初始布局参考设计芯片应用手册初始设计规则初始布线初始版图虚拟系统仿真接口协议IBIS/Spice模型封装模型关键布线及优化改进设计规则改进版图仿真后布线PCB板测量建模制板无源/有源器件测量建模应用场景测量建模样品系统验证与规范要求比对结果半实物系统仿真与测量结果比对结果问题定位及解决分析原因及设计优化改进系统并验证CadenceAllegro
7、AgilentADS实现与测量图3测试与仿真结合的设计、分析与实现流程以下的内容将具体介绍该流程中几个关键的步骤:与测试仪器连接构成半实物系统仿真平台,将版图导入ADS的仿真环境中,导入现有的SPICE格式的封装模型,以及如利用眼图工具较测试与仿真结果(比如对抖动分析的验证)。3ADS与仪器的互联ADS与仪器连接的作用可以体现在下面几个方面:应用场景的快速捕获(逻辑分析仪与高速示波器);特定激励产生(任意波形发生器,信号源);数据后处理等。由于Agilent同时能够提供高性能的测试设备以及仿真软件,并且能够保
8、证测试过程中所用到的数据处理算法与仿真及后处理算法一致,这给测试与仿真的相互验证带来了很大的方便。逻辑分析仪重现应用场景Vd测试有问题的主板Vg有源电路模型电磁场仿真MT46V128M4TG_IO将版图导入仿真软件MT46V128M4TG1Ibis_file="t27b_ddr400.ibs"Pin_name=5TDR或VNAVarVAREqnACVAR1141312C1=1.0ACAC1111St
此文档下载收益归作者所有