5、,ClockCycleDiagram窗口的时空图可发现指令Stall了3个周期。点击右上图Pipeline窗口流水线的亮黄色框,则弹出的Informationaboutaddir2,r2,0x1显示如右图:addir2,r2,0x1该指令与它前面的一天指令addr1,r1,r3发生了结构相关。由于上一条指令由于数据相关需要停3个周期,在ID段后停滞,不能进入intEX段,故addir2,r2,0x1就不能进入ID段,译码部分已经被占用。故发生了结构相关。相关指令组合考察增加浮点运算部件对性能的影响该实验取N=20首先通过,点击Floating Point Stage Configura
6、tion来设置浮点运算部件的配置。由于实验手册上面要求Delay=4,所以我们将Delay这一栏改成4,而Count可以任意,为了对比,我们第一次浮点运算部件取全部为1,第二次浮点运算部件取全部为2。把延迟设定为4个周期按F5运行程序输入值为20比较各个数据,发现没有变化。无论怎么增加浮点运算部件,统计结果都一样。由此可见,浮点运算部件的增减对效率无影响。原因在于此程序中浮点计算指令没有重叠,所以并行度没有增加,性能没有提高。考察增加forward部件对性能的影响(floating为2,4)为了对比有无forward部件的性能。需要在configuration菜单中勾选enable f