数字电子钟设计仿真

《数字电子钟设计仿真》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子钟的设计数字电子钟是一种用数字显示时间的计时装置。已广泛应用于车站，码头，和会场等公共场所。它一般由晶体振荡器，分频器，计数器，译码器，显示器，校时电路和电源等部分组成，其原理方框图如下图所示：十位个位十位个位十位个位译码器译码器译码器译码器译码器译码器十进制六进制十进制六进制二十四进制六十进制六十进制电源晶体振荡器分频器校时电路石英晶体振荡器是数字电子钟的核心部分，由于时英电子振荡器的频率稳定度很高，因此数字电子钟也有很高的计时准确度和稳定性。晶体振荡器的震荡频率一般较高，须经分频器分频，变为记时基本单

2、位——秒基准信号。秒基准信号进入六十进制的秒计数器，经译码器和显示器获得秒的显示，每60s，秒计数器输出一个分脉冲信号。分脉冲信号进入六十进制的分计数器，经过译码器和显示器后，获得分的显示，每60min，分计数器输出一个时脉冲信号，时脉冲信号进入二十四进制的时计数器，经译码器和显示器得到时的显示。校时电路用来校正时的误差。（一）秒基准电路的产生CD4060是中规模集成秒基准信号发生器，本实验采用的秒基准电路就是CD4060。（二）计数器分、秒计数器分、秒计数器都是六十进制，个位为十进制，十位为六进制。因此六十进制

3、的分计数器和秒计数器都可以分别用两个计数器组合而成，第一快计数器是十进制计数器，第二块计数器是六进制计数器。图如下：到下一个计数器时钟使能下一个计数器上述电路图分析：74LS160芯片是十进制的计数器，左边的74LS160芯片能保证个位数字的输出。当复位端CLR，预置端LOAD，使能端CTT与CTP的输入信号为1时，芯片进行计数功能。输出的信号是8421BCD码的0到9，此时对于右边的芯片复位端CLR，预置端LOAD输入信号为1，而使能端CTT与CTP的输入信号为0，故右边的74LS160芯片进行的是保持功能，其

4、输出的数据不会随时钟信号改变。当左边的计数器输出状态循环一个周期时，进位端CO1输出的信号为1，此时右边的计数器复位端CLR，预置端LOAD，使能端CTT与CTP的输入信号为1，右边的芯片进行计数功能，随时钟上升沿触发进入下一个状态，然后保持，因为左边的芯片开始进行新的循环时，其进位端CO1的输出会重新变为0。也就是说右边的芯片只有等待左边的芯片进位时才会发生状态的变化。右边的计数器输出的8421BCD码为0到5。因为74LS160芯片属于异步复位，当达到状态6时此时的状态并没能延续到时钟上升沿变化就通过与非门将

5、0的信号输给复位端CLR，不经过时钟输出状态就能变为0。故右边的计数器能保证十位数字的输出。两个芯片的状态从0到59，当状态变为60时，此时的状态不会保持到时钟上升沿，将1的信号传给下个计数器的使能端（没画）后马上变为0并开始新的循环。时计数器时计数器是二十四进制，电路图如下（四张）：上述电路图分析：左边的计数器在一般计数状态下，复位端CLR，预置端LOAD，和两个使能端CTT与CTP的输入信号是1。左边的计数器进行8421BCD码0到9的循环后，其进位端CO1的输出信号为1,，等到下一个时钟上升沿右边的计数器开

6、始变到下一个状态。如果没有与非门电路两个计数器可以实现模为100的的计数功能。但有了与非门后当计数器输出的8421BCD码为24时，输出通过与非门反馈给复位端CLR，使得两个计数器变为0状态并开始新循环，故实现了模为24的计数器。左边的计数器保证个位的输出，右边的计数器保证十位的输出。（一）译码器，显示器时、分、秒的个位和十位计数器分别经七段译码器接七段显示器就可以显示时间数字。采用的译码器为译码器7448，显示器共阴极。（四）校时电路数字电子钟的误差，需要校时电路加以校正。校时电路有多种形式。最简单的一种可在电

7、路中加三个开关S1、S2、S3分别为秒、分、时的校时开关。开关S2、S3的作用是将秒级信号切断，若接在秒基信号上，分、时计数器可以每秒增递一个数字的速度来校正分和时。开关S1的作用可使秒计数器清零。总的电路结果截图如下：电路分析部分我自己写的，其它文字部分在课本P278到P281。