欢迎来到天天文库
浏览记录
ID:43325335
大小:46.00 KB
页数:3页
时间:2019-09-29
《pcb布线经验浅谈》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、PCB布线经验浅谈时间:2012-04-0612:15:13來源:作者:怎么说呢?做我们行,是掠不死也饿不着的吧。像偶工作了四五个年头,-•些经验分亨一下。PCB布线四五年,经验够吃饱饭。—•般PCB基木设计流程如下:前期准备->PCB结构设计->PCB布局〉布线〉布线优化和丝印网络和DRC检查和结构检查〉制版。第一:前期准备。这包括准备元件库和原理图。“工欲善其事,必先利其器”,要做出-块好的板子,除了要设计好原理Z外,还要画得好。在进行PCB设计Z前,首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel自带的库,但一般
2、情况下很难找到合适的,最好是H己根据所选器件的标准尺寸资料H己做元件库。原则上先做PCB的元件库,再做SCH的元件库。PCB的元件库要求较髙,它总接影响板子的安装;SCH的元件库要求相对比较松,只要注意定义好管脚属性和与PCB元件的对应关系就行。PS:注意标准库中的隐藏管脚。之后就是原理图的设计,做好后就准备开始做PCB设计了。第二:PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位,在PCB设计环境下绘制PCB板而,并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域(如螺丝孔周围多人范
3、围属于非布线区域)。第三:PCB布局。布局说口了就是在板子上放器件。这吋如果前而讲到的准备工作都做好的话,就可以在原理图上牛•成网络表(Design->CreateNetlist),Z后在PCB图上导入网络表(Desigm>LoadNets)。就看见器件哗啦啦的全堆上去了,各管脚之间还有E线提示连接。然后就可以对器件布局了。一般布局按如下原则进行:①.按电气性能合理分区,一般分为:数字电路区(即怕T扰、乂产生干扰)、模拟电路区(怕T扰)、功率驱动区(干扰源);②.完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同吋,调整各
4、功能块间的相对位置使功能块间的连线最简洁;③.对于质量人的元器件应考虑安装位宜和安装强度;发热元件应与温度敏感元件分开放置,必要吋还应考虑热对流措施;④.I/O驱动器件尽量靠近印刷板的边、靠近引出接插件;⑤.吋钟产牛:器(如:品振或蚀振)要尽量靠近用到该吋蚀的器件;⑥.在每个集成电路的电源输入脚和地Z间,需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密吋,也可在儿个集成电路周围加一个袒电容。⑦.继电器线圈处要加放电二极管(1N4148即可);⑧.布局要求要均衡,疏密有序,不能头重脚轻或一头沉——需要特别注意,在放置元器件时,一定
5、要考虑元器件的实际尺寸大小(所占面积和高度)、元器件之间的相对位置,以保证电路板的电气性能和生产安装的可行性和便利性同时,应该在保证上面原则能够体现的前提下,适当修改器件的摆放,使Z整齐美观,如同样的器件要摆放整齐、方向一致,不能摆得“错落有致”。这个步骤关系到板F整体形象和下一步布线的难易程度,所以一点要花人力气去考虑。布局时,对不太肯定的地方可以先作初步布线,充分考虑。第四:布线。布线是整个PCB设计小最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中,布线一般有这么三种境界的划分:首先是布通,这吋PCB设计时的最基木的要
6、求。如果线路都没布通,搞得到处是E线,那将是一块不合格的板子,可以说还没入门。其次是电器性能的满足。这是衡量一块卬刷电路板是否合格的标准。这是在布通之后,认真调整布线,使其能达到最佳的电器性能。接着是美观。假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾i块。这样给测试和维修带来极大的不便。布线要整齐划一,不能纵横交错毫无章法。这些都耍在保证电器性能和满足具他个别要求的情况卜-实现,否则就是舍本逐末了。布线时主要按以F原则进行:①.一般情况卜,首先
7、应对电源线和地线进行布线,以保证电路板的电气性能。在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线〉电源线>信号线,通常'信号线宽为:o.2~o.3mm,最细宽度町达0.05〜0.07mm,电源线一般为1・2〜2.5mm。对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网來使用(模拟电路的地则不能这样使用)②.预先对耍求比鮫严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线耍互相垂直,平行容易产生寄生耦合。③.振荡器外売接地,时钟线
8、要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的而积,而不应该走其它信号线,以使周围电场趋近于零;④.尽可能采用45。的
此文档下载收益归作者所有