《fpga电子课件》8.14多进制数字相位调制（mpsk）系统修改稿

《《fpga电子课件》8.14多进制数字相位调制（mpsk）系统修改稿》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、8.14多进制数字相位调制（MPSK）系统8.14.1多进制数字相位调制（MPSK）多进制数字相位调制也称多元调相或多相制。它利川具冇多个相位状态的止弦波來代表多组二进制信息码元，即用载波的一个相位对应于一组二进制信息码元。如果载波有2*个相位，它可以代表k位二进制码元的不同码组。多进制相移键控也分为多进制绝对相移键控和多进制相对（差分）相移键控。在MPSK信号中，载波相位可取M个可能值，Q二旦5=O、1、・・・M—1）。因此,MMPSK信号可表示为UMPSK(0=Acos(如+=Acos(则+假定载波频率血

2、是基带数字信号速率的整数倍2千则上式可改写为OOUpsk⑴=4工g(/-nTs)cos(6V+仇)H=—co8(8.14.2)8=Acosay工(cosejg(t-nTJ-Asina)°t工(sin0Jg(t-nTs)”=YO打=YO上式表明，MPSK信号可等效为两个正交载波进行多电平双边带调幅所得已调波之和。因此其带宽与MASK信号带宽相同，带宽的产生也可按类似于产生双边带正交调制信号的方式实现。下面以四相相位调制为例进行讨论。四相调相信号是一种四状态符号，即符号有00、01、10、11四种状态。所以，对于

3、输入的二进制序列，首先必须分组，每两位码元一组。然后根据组合情况，用载波的四种相位表征它们。这种山两个码元构成一种状态的符号码元称为双比特码元。同理，k位二进制码构成一种状态符号的码元则称为k比特码元。8.14.24PSK信号四相PSK（4PSK）信号实际是两路正交双边带信号。因此，可山图8.14.1所示方法产牛。串行输入的二进制码，两位分成一组。若前一位用A表示，后一位用B表示，经串/并变换后变成宽度加倍的并行码（A、B码元在时间上是对齐的）。再分别进行极性变换，把单极性码变成双极性码，然后与载波相乘，形成

4、正交的双边带信号，加法器输出形成4PSK信号。显然，此系统产生的是兀/4系统PSK信号。如果产生兀/2系统的PSK信号，只需把载波移相兀/4后再加到乘法辭上即可。0A1AB7T图8」4.1丝系统PSK信号的产生原理框图4因为4PSK信号是两个止交的2PSK信号的合成，所以可仿照2PSK信号的相平解调方法，用两个正交的相干载波分别检测A和B两个分最，然后还原成串行二进制数字信号，即可完成4PSK信号的解调。此法是一种正交相平解调法，乂称极性比较法，原理如图8.14.2所示。TT图8.14.2仝系统PSK信号解调

5、原理框图4为了分析方便，可不考虑噪声的影响。这样，加到接收机上的倍号在符号持续时间内可表示为(8.14.3)u(t)=ACOS(69()Z+ej假定讨论的龙/4移相系统,那么仇只能取龙/4、3応4、5龙/4、7龙/4。两路乘法器的输出分别为AA(8.14.4)(8.14.5))s(r)=yCOSen+yCOS(2690r+&“)AA)5⑴=-sin0n+-sin(2690r+Q)LPF输岀分别是AXB^=~^n0n(8.14.6)(8.14.7)根据兀/4移相系统PSK信号的相位配置规定，抽样判决器的判决准则

6、列于表8.14.1屮。当判决器按极性判决时，若正抽样值判为1,负抽样值判为0,则可将调相信号解调为相应的数字信号。解调出的A和B再经并/串变换，就可还原出原调制信号。若解调n/2移相系统的PSK信号，需改变移相网络及判决准则。表&14.1#系统判决器判决准则符号相位的极性sin。.的极性判决器输岀ABn/4++113k/4■+015k/4——007x/4+—108.14.3MPSK调制电路VHDL程序及仿真1.WSK调制方框图及电路符号MPSK调制方框图及电路符号如图8.14.3和图&14.4所示。说明:电路

7、符号图中没有包含模拟电路部分，输出信号为数字信号。elkstart:FPGA分频0°90°180°270°基带信号串/并转换㈡四选一开关＞调制信号注：基带信号通过串/并转换器xx得到2位并行信号yy；选一开关根据yy的数据，选择载波对应的相位进行输出，即得调制倍号y。图8.14.3MPSK调制方框图MPSKstantXstant图&14.4MPSK调制电路符号2.M>SK调制程序及注释见随书所附光盘屮文件：8.14MPSK调制与解调VHDL程序与仿真。8.14.4MPSK解调电路VHDL程序及仿真1.WSK解

8、调方框图及电路符号MPSK解调方框图及电路符号如图8.14.5和图&14.6所示。说明：图屮没有包含模拟电路部分，调制信号为数字信号形式。■FPGA

9、cik计数器I:!_!!start••!▼▼!调制信号—译码1㈡加法器㈡译码2㈡并/串基带信号注：a.当调制为低电平时,译码器1根据q值,送入加法器xx相应的数据。b.加法器把运算结果送到寄存器yy,译码2根据yy数据通过译码，输出2位并行信号yyy,