集成电路设计基础Ch05IC有源元件与工艺流程

《集成电路设计基础Ch05IC有源元件与工艺流程》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、集成电路设计基础王志功东南大学无线电系2004年第五章IC有源元件与工艺流程5.1概述5.2双极性硅工艺5.3HBT工艺5.4MESFET和HEMT工艺5.5MOS工艺和相关的VLSI工艺5.6PMOS工艺5.7NMOS工艺5.8CMOS工艺5.9BiCMOS工艺2第五章IC有源元件与工艺流程5.1概述表5.13图5.1几种IC工艺速度功耗区位图45.2双极性硅工艺早期的双极性硅工艺：NPN三极管图5.255.2双极性硅工艺先进的双极性硅工艺：NPN三极管图5.265.3HBT工艺(a)(b)图5.3GaAsHBT的剖面图(a

2、)和能带结构(b)75.4MESFET和HEMT工艺GaAs工艺：MESFET图5.4GaAsMESFET的基本器件结构8GaAs工艺：HEMT图5.5简单HEMT的层结构9GaAs工艺：HEMT工艺的三明治结构图5.6DPD-QW-HEMT的层结构10MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.05V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/

3、mmRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2:0.3m栅长HEMT的典型参数值11与Si三极管相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT要高十倍多。125.5MOS工艺和相关的VLSI工艺13图5.7MOS工艺的分类14认识MOSFET线宽(Linewidth),特征尺寸(FeatureSize)指什么？15MOS工艺的特征尺寸(FeatureSize)

4、特征尺寸:最小线宽最小栅长图5.8165.6PMOS工艺5.6.1早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图5.917铝栅PMOS工艺特点：l铝栅，栅长为20m。lN型衬底，p沟道。l氧化层厚1500Å。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作寄存器等中规模集成电路。18Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题

5、，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。19Al栅MOS工艺的栅极位错问题图5.10205.6.2铝栅重叠设计栅极做得长，同S、D重叠一部分图5.1121铝栅重叠设计的缺点lCGS、CGD都增大了。l加长了栅极，增大了管子尺寸，集成度降低。22克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。235.6.3自对准技术与标准硅工艺1970年，出现了硅栅工艺。多晶硅Polysilicon，原

6、是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。24标准硅栅PMOS工艺图5.1225硅栅工艺的优点：l自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。26

7、5.7NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。275.7.1了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进

8、的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.285.7.2增强型和耗尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET（Fie