Chapter 2 C54硬件结构

Chapter 2 C54硬件结构

ID:42776817

大小:2.30 MB

页数:91页

时间:2019-09-22

Chapter 2 C54硬件结构_第1页
Chapter 2 C54硬件结构_第2页
Chapter 2 C54硬件结构_第3页
Chapter 2 C54硬件结构_第4页
Chapter 2 C54硬件结构_第5页
资源描述:

《Chapter 2 C54硬件结构》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、DSP原理与应用TheprincipleandapplicationofDSP主讲:黄志文第二章C54硬件结构本章知识概要:C54x系列DSP引脚功能内外部总线结构CPU结构内部存储器结构片内外设电路系统控制要求全面了解C54系列芯片的硬件资源。2.1TMS320C54x硬件结构框图1.内部结构(1)CPU包括算术逻辑运算单元(ALU)、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址生成器及内部总线。(2)存储器系统包括片内程序ROM、片内单访问的数据RAM和双访问的数据RAM、外接存储器接口。(3)片内外设与

2、专用硬件电路包括片内定时器、各种类型的串口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。2.1TMS320C54x硬件结构框图2.TMS320C54x主要特性低功耗、高性能的16位定点DSP芯片(1)CPU部分多总线结构:1条程序总线、3条数据总线和4条地址总线40位ALU:包括1个40位桶形移位寄存器和2个独立的40位累加器17位并行乘法器,与40位专用加法器相连,用于非流水线式单周期乘法/累加(MAC)运算CSSU:用于加法/比较选择指数编码器:单个周期内计算40位累加器中数值的指数双地址生成器:包括

3、8个辅助寄存器(AR)和2个辅助寄存器算术运算单元(ARAU)2.1TMS320C54x硬件结构框图2.TMS320C54x主要特性低功耗、高性能的16位定点DSP芯片(2)存储器系统192K字可寻址存储空间:程序存储空间、数据存储空间及I/O空间,并可进行适当扩展。片内双寻址RAM(DARAM):在每个机器周期内,CPU可以对同一个DARAM块寻址2次,即CPU可以在一个机器周期内对同一个DARAM块读出1次和写入1次。DARAM可以映射到程序空间和数据空间。但一般情况下,DARAM总是映射到数据空间,用于存放数据。

4、片内单寻址RAM(SARAM):如C548、C5402、C5416等。2.1TMS320C54x硬件结构框图2.TMS320C54x主要特性低功耗、高性能的16位定点DSP芯片(3)片内外设软件可编程等待状态发生器(SWWSR)可编程分区转换逻辑电路片内锁相环(PLL)和时钟发生器可编程串行接口(4种)可编程定时器16位(1-2个)8位或16位主机接口(HPI)(4)指令系统单指令重复和块指令重复操作用于程序和数据管理的块存储器传送指令32位长操作数指令2.1TMS320C54x硬件结构框图32位长操作数指令多操作数指

5、令:读入2或3个操作数的指令并行存储和并行加载的算术指令条件存储指令中断快速返回指令(5)片内仿真接口:IEEE1149.1(6)多种节电模式:软件控制片外总线、CLKOUT、器件电压等(7)不同内核电压以获取不同的芯片运行速度:5.0v-40MIPS,3.3v-80MIPS,2.5v-100MIPS,1.8v-200MIPS。2.1TMS320VC5402管脚2.1TMS320VC5402管脚TMS320VC5402引脚说明2.2总线结构一组程序总线PB传送从程序存储器读取的指令代码和立即数;三组数据总线(CB、DB

6、、EB)CB,DB:传送从数据存储器读出的操作数;EB:传送写入到数据存储器中的数据;四组地址总线(PAB、CAB、DAB、EAB)传送执行指令所需的地址;2.2总线结构2.3.1存储器空间TMS320C54x存储器由3个独立的可选择空间组成:程序空间、数据空间和I/O空间。程序存储器空间包括程序指令和程序中所需的常数表格;数据存储器空间用于存储需要程序处理的数据或程序处理后的结果;I/O空间用于与外部存储器映象的外设接口,也可以用于扩展外部数据存储空间。图2-2TMS320VC5402存储器分配图微型计算机模式微处理

7、器模式DROM控制的数据存储空间程序存储空间数据存储空间2.3.2程序存储器通过MP/和OVLY位的设置,可以实现对片内存储器(ROM、RAM)的配置,即哪些片内存储器映象在程序存储器空间。器件复位时,复位、中断和陷阱中断的向量映象在地址FF80H开始的程序存储器空间。然而,复位后这些向量可以被重新映象在程序存储器空间任何128字页的开始。这样,可以把向量表移出引导ROM,并重新配置其地址。2.3.3数据存储器通过对处理器方式状态寄存器PMST的DROM位的设置,将片内ROM配置在数据存储器空间(DROM=1),这样,

8、可以用指令将片内ROM作为数据存储器中的数据ROM来读取。复位时,DROM位被清0。64K字的数据存储器空间包括数据存储器映象寄存器,0000H~001FH是常用的CPU寄存器地址,0020H~005FH是片内外设寄存器的地址。表2-1表2-1存储器映象寄存器名称地址说明IMR0中断屏蔽寄存器IFR1中断标志寄存器STO6状态寄存

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。