linux各种频率详解

《linux各种频率详解》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、PLL，FCLK、HCLK、PCLK，AHB/APB（S3C2410）2010-06-0722:10把网友的总结一下，归纳如下：1、PLL（锁相环）为了降低电磁干扰和降低板间布线要求，芯片外接的晶振频率通常很低（这块板子用的12MHz），通过时钟控制逻辑的PLL提高系统使时钟。锁相环起到的是倍频的作用，锁相环的使用有锁定和连接的过程。（有的芯片锁定连接过程是自动完成的比如S3C2440，有的则需要手动编程实现锁定和连接，总之PLL属于一种片上外设，不同厂家的产品使用上略有不同）以S3C2410为例，其内部有两个锁相环：

2、MPLL、UPLL，分别为MCU和USB控制器产生时钟信号，其中MPLL未连接之前MCU直接使用震荡源作时钟信号，连接后则改用MPLL倍频后的震荡源作时钟信号;而UPLL因为是为USB设备提供时钟信号，所以规定必须是48MHz或96MHz。2、分频器S3C2410有四种时钟信号（从UPLL分出来的UCLK，从MPLL分出来的FCLK/HCLK/PCLK）。UCLK（比为48MHz）是供给USB的，FCLK是供给MCU的，HCLK供给AHB，PCLK供给APB。FCLK与MPLL的频率一样。我们所说的S3C2410的CP

3、U主频为200MHz，就是指的这个时钟信号，相应的，1/FCLK即为CPU时钟周期。HCLK可以设置为FCLK或FCLK/2，即通过设置相应得寄存器CLKDIVN中的对应位HDIVN即可，其中HDIVN为0时对应FCLK，为1时对应FCLK/2PCLK可以设置为HCLK或HCLK/2，即通过设置相应得寄存器CLKDIVN中的对应位PDIVN即可，其中PDIVN为0时对应HCLK，为1时对应HCLK/23、AHB/APBAHB与APB的地位相当于PC中的南北桥，是两道独立的片内总线。AHB：advancedhigh-pe

4、rformancebus；APB：advancedperipheralsbus。在这里，需要了解一下AMBAsystemarchitecture了。简单的说，AMBA是一种协议，这种协议已经称为片上组织通信的事实上的标准（thedefactostandardforon-chipfabriccommunication）。下面给出英文描述：TheAMBAprotocolisanopenstandard,on-chipbusspecificationthatdetailsastategyfortheinterconnecti

5、onandmanagementoffunctionalblocksthatmakesupasystem-on-chip(SoC).Itfacilitates"right-first-time"developmentofembeddedprocessorswithoneormoreCPU/signalprocessorsandmultipleperipherals.TheAMBAprotocolenhancesaresuabledesignmethodologybydefiningacommonbackboneforSo

6、Cmodules.需要知道的是，AMBA总线是ARM提出的一种解决方案，它并非唯一的规范，但是因为ARM的广泛使用，AMBA总线也就成为了事实上的规范了。现在AMBA总线最新为AMBA3specification版本，包括AMBA3AXIInterface、AMBA3AHBInterface、AMBA3APBInterface、AMBA3ATBInterface。而S3C2410还只能支持AMBA2specification，这个版本包含AMBA2AHBInterface、AMBA2APBInterface。也就是在S

7、3C2410的框图中看到的两种总线接口。这两种总线所连的外设是有区别的。AHB总线连接高速外设，低速外设则通过APB总线互连。显然，对不同总线上的外设，应该使用不同的时钟信号，AHB总线对应HCLK，APB总线对应PCLK。弄清楚每条总线对应的外设，在设置好时钟信号后，对应外设的初始化的值依此而确定。bus上的外设有LCDcontroller、USBHostCONT、ExtMaster、NandCONT和nandflashbootloader、BUSCONT、interruptCONT、powermanagement、

8、memoryCONT（sram/nor/sdram等）。APBbus上的外设有UART、USBdevice、SDI/MMC、WatchDog、BUSCONT、SPI、IIC、IIS、GPIO、RTC、ADC、Timer/PWM。4、Fin指CPU外围接的晶振本身的频率，通常为12MHz。注意：1.AlthoughtheMPLLst