硬件工程师必备layout_check

《硬件工程师必备layout_check》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1.HDMI的DATA及CLK线走在晶振Y1下面，请绕开，晶振下面铺地2.晶振Y2走线离PL5过进，请绕开晶振Y2第4pin走在V_2P85_EMMC1下面，请绕开晶振Y2下面有PMIC_SPI_DEBUG，DISP_SEC_BKLT_PWM走线，请绕开。1.晶振Y3下面届时请铺地2.晶振Y4下面届时请铺地1.5.晶振Y5下面届时请铺地2.WIFI天下下面禁止走线1.USB_CAM_DN/USB_CAM_D走线线宽线距请按规则走FB1/FB2走在LVDS上面的部分需要绕开+V3.3S，PU6，VLED的power’网络下走有LVDS差分线，要绕开N23265612这条网络往上拉一下，避开L

2、VDS的走线。U3的powernet+VSYS目前15mil，都加宽至20mil。3G的如下CN3pin1/3/5/7/9/11/13/15每个power走线，都加宽至20milVUSB_PHY网络都加宽至少15mil。最好能到20milOSC_CLK_OUT_0与JTAG2_TDO这段走线的间距加大至10mil以下4路CLK的线宽线距至少保持1：3，请加大间距OSC_CLK_OUT_0/OSC_CLK_OUT_1OSC_CLK_OUT_2/OSC_CLK_OUT_3V_1P80_DEBUG与I2C_0_SCL的间距拉开V_1P80_DEBUG与SLP_CLK2距离拉开V_3P30_DEB

3、UG与V_1P80_DEBUG在此处走在一起，请处理HDMI_CLK_DP/HDMI_CLK_DN走在晶振Y1下面，需要绕开。晶振Y3供电pin第4pin下面的CSB_SNSCLK3请绕开晶振Y6下面铺地USBPORT_DP0距离BATP过近，加大间距USB_CAM_DP/USB_CAM_DN+V3.3A到EMMC的供电部分加宽至20mil+V3.3A到EMMC的供电部分加宽至20mil此处VCC加打一个VIA将SPI_1_CLK该处拉直（R62右下），在此处打一个via将TOP，GND03,GND05,GND08连接起来此处的GND（C62下面）继续打到GND05和GND08此处(PC4

4、3)2个via请打通TOP,GND03,GND05,GND08