4位超前进位加法器设计

《4位超前进位加法器设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、4位超前进位加法器设计　　、、　　　　模拟集成电路分析与设计课程设计报告　　题　　目　　学院电控学院　　专　　业电子科学与技术　　班　　级　　学生姓名　　学　　号　　　　1　　前言　　20世纪是IC迅速发展的时代。计算机等信息产业的飞速发展推动了集成电路产业。大多数超大规模集成电路在日常生活中有着广泛的应用。在这些广泛应用的运算中，加法器是组成这些运算的基本单元。在高性能微处理器和DSP处理器中，加法器的运算时间至关重要。加法器运算常常处于高性能处理器运算部件的关键路径中，特别是在算术逻辑单元中加法器的运算时间对处理器的速度起着决定性的作用。随着微处理器的运算速度越来越快

2、，对快速加法器的需求也越来越高。　　当今，加法器的设计面临两大课题，首先是如何降低功耗。随着便携式IC产品例如MP3播放器，手机和掌上电脑等的广泛使用，要求IC工程师对现有运算模块的性能作进一步改进，尤其是在电路的功耗和尺寸方面。于现在相应的电池技术难以和微电子技术的发展速度匹敌，这使得IC设计师遇到了许多限制因素，比如高速，大吞吐量，小尺寸，低功耗等。因此，这使得研究低功耗高性能加法单元持续升温。另一方面就是如何提高加法器的运算速度。因为加法运算存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型

3、的加法器，如超前进位加法器曼彻斯特加法器、进位旁路加法器、进位选择加法器等。它们都是利用各位之间的状态来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。　　首先介绍了的加法器的类型以及其工作原理，然后重点分析了超前进位加法器的组成结构、结构参数以及其工作原理。分层设计了加法器的输入输出电路，并通过tanner软件进行仿真实验，从而验证了电路的准确信。　　2　　目录　　第一章设计目标............................................................................4第二章设计过程.......

4、.......................................................................4电路设计基础原理...............................................................4电路各部分结构设计..........................................................6主要电路参数.....................................................................16

5、第三章电路图及其仿真................................................................20　　用于仿真的电路图...........................................................23仿真网表.............................................................................24仿真波形.......................................................

6、......................24第四章鸣谢及课设总结和体会..................................................25鸣谢.....................................................................................25课设总结和体会.................................................................25第五章　　式(2-5)展开得到：　　错误！未找到引用源。　　(2-6)　　

7、根据逻辑表达式做出四位超前进位的加法器电路图：　　电路各部分结构设计　　逻辑功能图中有2输入异或门，2输入与门，3输入与门，4输入与门，2输入或门，3输入或门，4输入或门，将各个门反别转化成其转化成CMOS晶体管图如下：　　6　　异或门的CMOS电路原理图如下：　　异或门的CMOS波形图如下：　　7　　两输入与门的CMOS电路原理图如下：　　两输入与门的CMOS波形如下：　　8　　反相器的CMOS电路如下：　　反相器的CMOS仿真波形如下：　　9　　四位超前进位加法器进位的逻辑电路图如下：　　10　　11　　c1，c2，c3，