计算机组成原理第5章

《计算机组成原理第5章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、设备选择电路DBRDQ&数据线启动命令地址线SEL输入数据启动设备设备工作结束&1QQDINTRBQQMASK设备编码器排队器中断查询来自高一级的排队器至低一级的排队器向量地址中断响应INTA中断请求命令译码①②③④⑤⑥⑦⑧2.I/O中断处理过程10&⑧设备选择电路以输入为例③排队INTP1´INTP2´INTP3´INTP4´INTR1INTR2INTR3INTR41&1&1&1&设备1#、2#、3#、4#优先级按降序排列INTRi=1有请求即INTRi=0INTR1例题：根据以下要求设计一个产生3个设备向量地址

2、的电路。（1）3个设备的优先级按A→B→C降序排列。（2）A、B、C的向量地址分别为110100、010100、000110。（3）排队器采用链式排队电路。（4）当CPU发来中断响应信号INTA时，可将向量地址取至CPU。P194多重中断的概念klmk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1,l+1,m+1单重中断和多重中断的服务程序流程中断否？保护现场设备服务恢复现场开中断中断返回取指令执行指令中断服务程序中断响应程序断点进栈关中断向量地址PC中断周期是中断返回保护现场设备服务恢复现场开中断开

3、中断开中断中断隐指令中断隐指令否取指令执行指令中断否？否中断响应程序断点进栈关中断向量地址PC中断周期是中断服务程序单重多重5.6DMA方式一、DMA方式的特点1.DMA和程序中断两种方式的数据通路CPU主存ACC中断接口DMA接口I/O设备中断方式数据传送通路输入指令输出指令DMA方式数据传送通路2.DMA与主存交换数据的三种方式(1)停止CPU访问主存控制简单CPU处于不工作状态或保持状态未充分发挥CPU对主存的利用率主存工作时间CPU不执行程序DMA不工作DMA不工作DMA工作CPU控制并使用主存DMA控制并

4、使用主存t(2)周期挪用（或周期窃取）DMA访问主存有三种可能CPU此时不访存CPU正在访存CPU与DMA同时请求访存此时CPU将总线控制权让给DMA主存工作时间CPU控制并使用主存DMA控制并使用主存t(3)DMA与CPU交替访问主存工作时间DMA控制并使用主存CPU控制并使用主存tCPU工作周期C1专供DMA访存C2专供CPU访存所有指令执行过程中的一个基准时间不需要申请建立和归还总线的使用权C1C2二、DMA接口的功能和组成1.DMA接口功能(1)向CPU申请DMA传送(2)处理总线控制权的转交(3)管理系统

5、总线、控制数据传送(4)确定数据传送的首地址和长度(5)DMA传送结束时，给出操作完成信号修正传送过程中的数据地址和长度DMA接口主存CPU2.DMA接口组成DMA控制逻辑中断机构设备HLDAARWCDARHRQ中断请求数据线地址线+1+1溢出信号DREQDACKBR三、DMA的工作过程1.DMA传送过程预处理、数据传送、后处理(1)预处理通过几条输入输出指令预置如下信息通知DMA控制逻辑传送方向（入/出）设备地址DMA的DAR(设备号，启动)主存地址DMA的AR传送字数DMA的WC预处理：主存起始地址设备地址传送

6、数据个数启动设备DMADMADMA数据传送：继续执行主程序同时完成一批数据传送后处理：中断服务程序做DMA结束处理继续执行主程序CPU(2)DMA传送过程示意允许传送？主存地址送总线数据送I/O设备（或主存）修改主存地址修改字计数器数据块传送结束？向CPU申请程序中断DMA请求否否是是数据传送BR设备DMA控制逻辑中断机构ARWCDARDMA接口主存CPU+1+1(3)数据传送过程（输入）DREQ②HRQ③HLDA④地址线⑤DACK⑥①数据线⑦溢出信号中断请求写⑧写入⑨⑩BR设备DMA控制逻辑中断机构ARWCDAR

7、DMA接口主存CPU+1+1DREQ②HRQ③HLDA④地址线⑤DACK⑥①数据线⑦溢出信号中断请求(4)数据传送过程（输出）读⑧⑨(5)后处理校验送入主存的数是否正确是否继续用DMA测试传送过程是否正确，错则转诊断程序由中断服务程序完成P208例5.35.42.DMA接口与系统的连接方式DMA接口1DMA接口2DMA接口nCPU…主存DMA响应I/O总线数据线地址线DMA请求(1)具有公共请求线的DMA请求(2)独立的DMA请求DMA接口1DMA接口2DMA接口3CPU主存DMA响应1DMA请求1DMA响应2DM

8、A请求2DMA响应3DMA请求3I/O总线数据线地址线3.DMA方式与程序中断方式的比较(1)数据传送(2)响应时间(3)处理异常情况(4)中断请求(5)优先级中断方式DMA方式程序硬件指令执行结束存取周期结束能不能低高传送数据后处理四、DMA接口的类型1.选择型在物理上连接多个设备在逻辑上只允许连接一个设备设备地址寄存器控制状态寄存器数据缓冲寄存器主存地址