基于某FPGA地状态机地实现

《基于某FPGA地状态机地实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用标准文档序列检测有限状态机的实现一、有限状态机有限状态机是绝大部分控制电路的核心结构，是表示有限个状态以及在这些状态之间转移和动作等行为的数学模型。有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。在实际的应用中，根据有限状态机是

2、否使用输入信号，可将其分为Moore型有限状态机和Mealy型有限状态机两种类型。Moore型有限状态机其输出信号仅与当前状态有关，即可以把Moore型有限状态的输出看成是当前状态的函数。Mealy型有限状态机其输出信号不仅与当前状态有关，而且还与所有的输入信号有关，即可以把Mealy型有限状态机的输出看成是当前状态和所有输入信号的函数。二、问题描述1、Moore型序列检测状态机的设计利用Verilog设计一个电路，对输入的一串二进制数用于检测序列中3个或者3个以上的1，其状态描述如下表所示。现态现态输入次态次态输出00000000101001

3、0000011100100000101110110001111111文案大全实用标准文档1、Mealy型序列检测状态机的设计利用Verilog设计一个电路，对输入的一串二进制数用于检测序列中3个或者3个以上的1，当检测到第三个1出现的时候，输出立刻变1，否则输出为0。一、设计准备本设计通过ISE软件硬件描述语言方式设计。定义一个输入端，一个清零端和一个时钟，输入端用来表示一串二进制数，清零端用来将状态机初始化，时钟用来更新当前状态。定义四个状态，分别表示当前无1输入、有一个1输入、有连续两个1输入以及连续三个或三个以上1输入。定义一个输出，用于

4、检测序列中3个或者3个以上的1。二、硬件描述语言输入1、Moore型状态机源程序moduleMoore(inputdin,inputclk,inputrst,outputregop);reg[1:0]current,next;parameterS0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;always@(posedgeclkornegedgerst)beginif(!rst)current<=2'b00;elsecurrent<=next;endalways@(currentordin)文案大全实用标准文档beginc

5、ase(current)S0:beginop=0;if(din==0)next=S0;elsenext=S1;endS1:beginop=0;if(din==0)next=S0;elsenext=S2;endS2:beginop=0;if(din==0)next=S0;elsenext=S3;endS3:beginop=1;if(din==0)next=S0;elsenext=S3;end文案大全实用标准文档default:beginop=0;next=S0;endendcaseendendmodule2、Mealy型状态机源程序moduleM

6、ealy(inputclk,inputrst,inputdin,outputregop);reg[1:0]current,next;parameterS0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;always@(posedgeclkornegedgerst)beginif(!rst)current<=2'b00;elsecurrent<=next;endalways@(currentordin)begincase(current)S0:beginop=0;文案大全实用标准文档if(din==0)next=S0;else

7、next=S1;endS1:beginop=0;if(din==0)next=S0;elsenext=S2;endS2:beginif(din==0)next=S0;elsebeginnext=S3;op=1;endendS3:beginif(din==0)beginnext=S0;op=0;endelsenext=S3;end文案大全实用标准文档default:beginop=0;next=S0;endendcaseendendmodule一、功能仿真在所建工程下添加test文件，用来进行逻辑功能验证。试输入二进制数列010110111011

8、110000进行逻辑功能验证。并通过Modelsim软件与ISE联调生成对应的状态图，如图1、2、3、4所示。图1Moore型状态机仿真波形图图2Mo