红色飓风III开发板USB2FPGA实验指导

红色飓风III开发板USB2FPGA实验指导

ID:42210070

大小:1.81 MB

页数:42页

时间:2019-09-10

红色飓风III开发板USB2FPGA实验指导_第1页
红色飓风III开发板USB2FPGA实验指导_第2页
红色飓风III开发板USB2FPGA实验指导_第3页
红色飓风III开发板USB2FPGA实验指导_第4页
红色飓风III开发板USB2FPGA实验指导_第5页
资源描述:

《红色飓风III开发板USB2FPGA实验指导》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、红色飓风III开发板USB2FPGA实验指导RedLogic目录第一章FX2特性介绍31.1介绍31・2结构31・3特征4第二章SlaveFIFO传输52.1概述52.2硬件连接52.3SlaveFIFO的几种传输方式62.3.1同步SlaveFIFO写62.3・2同步SlaveFIFO读92.3.3异步SlaveFIFO写112.3・4异步SlaveFIFO读12第三章寄存器设置153・1IFCONFIG153・2PINFLAGSAB/CD163・3FIFORESET173・4FIFOPINPOLAR183・5EPxCFG

2、183・6EPxFIFOCFG193・7EPxAUTOINLENH/L203・8EPxFIFOPFH/L213・9INPKTEND223・10OUTPKTEND223・11EPxFIFOIE和EPxFIFOIRQ223.12PORTACFG233・13EPxFIFOBCHEPxFIFOBCL233・14EP24X68FIFOFLAG242.15其它通用寄存器25第四章同步slavefifo测试操作指南263.1安装软件包264.2同步写FIFO测试262.3同步读FIFO测试30第五章红色飓风II开发板USB2FPGA软件设

3、计333.168013固件程序设计335.2FPGA源代码设计35第六章USB2FPGA硬件原理图37第七章改板后注意的问题37附录1版本历史39一.FX2特性介绍1・1介绍CypressSemiconductor公司的EZ-USBFX2是世界上第一款集成USB2.0的微处理器,它集成了USB2.0收发器、SIE(串行接口引擎)、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到56Mbytes/s,即USB2.0允许的最大带宽。在FX2中,智能SIE可以硬件处理许多USB1.1和USB2.0协

4、议,从而减少了开发吋间和确保了USB的兼容性。GPIF(GeneralProgrammableInterface)和主/从端点FIFO(8位或16位数据总线)为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。1.2结构CY7C68013结构图如图1所示。它有三种封装形式:56SSOP,100TQFP和128TQFP。图1CY7C68013结构图1.3特征:★内嵌480MBit/s的收发器,锁相环PLL,串行接口引擎SIE——集成了整个USB2.0协议的物理层。★为适应USB2.0的480MBit

5、/s的速率,FIFO端点可配置成2,3,4个缓冲区。★内嵌可工作在48MHz的增强型8051,它具有以下特征:■具有256Byte的寄存器空间,两个串口,三个定时器,两个数据指针。■四个机器周期(工作在48MHz下时为83.3ns)即组成一个指令周期。-特殊功能寄存器(包括I/O口控制寄存器)可高速访问。・应用USB向量中断,具有极短的ISR响应时间。・只用作USB事务管理,控制,不参与数据传输,较好地解决了USB高速模式的带宽问题。★“软配置”一一USB固件可由USB总线下载,片上不需集成ROMo★拥有四个FIFO接口,可

6、工作在内部或外部吋钟下。端点和FIFO接口的应用使外部逻辑和USB总线可高速连接。★内嵌通用可编程接口GPIF,它是一个状态机,可充当主控制器,提供外部逻辑和USB总线的“无胶粘贴”。★一种单片USB2.0外设解决方案,不需要外部的协议物理层,FX2把所有的功能集成在一个芯片上。二、SlaveFIFO传输2.1概述当有一个与FX2芯片相连的外部逻辑只需要利用FX2做为一个USB2.0接口而实现与主机的高速通讯,而它本身又能够提供满足SlaveFIFO要求的传输时序,可以做为SlaveFIFO主控制器时,即可考虑用此传输方式。

7、SlaveFIFO传输的示意图如下:1批・^^机<=>收发器和SIE<=>FIFO端点缓冲SlaveFIFO从控制器SlaveFIFO接口n8051固件FX2芯储SlaveFIFO传输示童買在这种方式下,FX2内嵌的8051固件的功能只是配置SlaveFIFO相关的寄存器以及控制FX2何时工作在SlaveFIFO模式下。一旦8051固件将相关的寄存器配置完毕,且使自身工作在SlaveFIFO模式下后,外部逻辑(如FPGA)即可按照SlaveFIFO的传输时序,高速与主机进行通讯,而在通讯过程中不需要8051固件的参与。2.2

8、硬件连接(标准)在SlaveFIFO方式下,外部逻辑与FX2的连接信号图如下:IFCLK滸FLAGA—FLAGB■AFLAGC->•FX2FLAGD/SLCS#•EXT・SlaveMode■—SLOEMaster◄—SLRD—SLRWRPKTENDV—◄—FD[15:0]-►◄—FIFOA

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。