计算机组成原理-CPU设计实验报告

计算机组成原理-CPU设计实验报告

ID:42203448

大小:436.00 KB

页数:10页

时间:2019-09-09

计算机组成原理-CPU设计实验报告_第1页
计算机组成原理-CPU设计实验报告_第2页
计算机组成原理-CPU设计实验报告_第3页
计算机组成原理-CPU设计实验报告_第4页
计算机组成原理-CPU设计实验报告_第5页
资源描述:

《计算机组成原理-CPU设计实验报告》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、课程设计报告课程设计名称:计算机组成原理课程设计课程设计题目:设计CPU院(系):专业:班级:学号:姓名:指导教师:完成日期:2016.6.26目录总体设计方案31.1实验目的31.2实验内容31.3实验仪器及元件3详细设计方案32.1实验原理及电路图32.2实验过程及结果记录52.3实验结果分析7总结73.1思考73.2收获感想7总体设计方案1.1实验目的在maxplus设计取数据、存数据、加指令的CPU程序1.2实验内容要求实现机器指令要求实现指令:LD(取数),ST(存数),ADD(算术加法);利用maxplus对于设计的微指令集用电路图进行实现,

2、并分析结果是否正确,1.3实验仪器及元件MAX+plusII系统和其运行环境详细设计方案2.1实验原理及电路图全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路。除本位两个数相加外,还要加上从低位来的进位数。被加数Ai加数Bi从低位向本位进位CiT作为电路的输入,全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路寄存器是CPU的组成部分,寄存器是有限存储容量的高速存储部件,它们可用来暂存指令、数据和地址。在CPU的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在CPU的算术及逻辑部件中,包

3、含的寄存器有累加器(ACC)xb>1u»2ec9wHx<7Edi-torJl£tiXitiesQx>tiorxsWindowM«lp计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统屮主要是对脉冲个数进行计数,以实现测量、计数、和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计

4、数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器屮对脉冲的计数等等微指令电路图由一个74183四位全加器,12个74373M寄存器,一个7474计数器,4个控制加减法的异或门组成。bO、bl、b2、b3为四位被减数由低到高的四个输入端,a0^al、a2>a3为减数的四个输入端,s0>si、s2、s3为四个输出端。m为加减法控制端,分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A,k为计数器的时钟输入端。四位被减数输入端的四个寄存器的存数据控制端G端连接到计数器的Q1输出端,四位减数输入端的四个寄

5、存器的存数据控制端G和四位差的输出端的四个寄存器的村数据控制端G串联连接到计数器的Q2端口。寄存器的OEN端均接地。3口1211-<1八rile99j(vifgdf-tS3TUkw2.2实验过程及结果记录(按实验步骤和实验要求提供相应的实验数据及实验波形)开始设计程序指令集设计取数,存数,算数加法建立工程画出电路图编译Maxplus进行仿真结束——--——按照系统分析中得到的指令集,在maxplus实验软件中新建指令系统,生成.gdf文件。在maxplus实验软件中新建.gdf文件,mh[utmiIfI

6、M

7、Mt0.in2.3实验结果分析本次实验一共涉及四位二进制加法器,寄存器,计数器,微指令集电路设计,其过程并没有想象Z屮的那么容易。其屮全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路。除本位两个数相加外,还要加上从低位来的进位数。被加数Ai加数Bi从低位向本位进位Ci-1作为电路的输入,全加和Si与向高位的进位Ci作为电路的输出;寄存器是CPU的组成部分,寄存器是有限存储容量的高速存储部件,它们可用來暂存指令、数据和地址。在CPU的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC);计数是一种最简单基本的运算,计数器就是实

8、现这种运算的逻辑电路,计数器在数字系统屮主要是对脉冲个数进行计数,以实现测量、计数、和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一•系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等;微指令电路图由一个74183四位全加器,12个74373M寄存器,一个7474计数器,4个控制加减法的异或门组成。bO、bl、b2、b3为四位被减数由低到高的四个输入端,aO、al、a2、a3为减数的四个输入端,sO、sks2、s3为四个输出端。m为加减法控制端,分别与减数的四个输入端进

9、行异或操作并分别输入到四个全加器的输入端A,k为计数器的时钟输入端。总结1.1思

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。