计算机组成原理-作业3

《计算机组成原理-作业3》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、本科生期末试卷三一.选择题（每小题I分，共10分）1•冯•诺依曼机工作的基本方式的特点是—B—oA多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2.在机器数—BC—中，零的表示形式是唯一的。A原码B补码C移码D反码3.在定点二进制运算器中，减法运算一般通过_D—来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4.某计算机字长32位，其存储容量为4MB,若按半字编址，它的寻址范围是—C_。A4MBB2MBC2MDIM5.主存贮器和CPUZ间增加cache的冃的是—A

2、—。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数虽D既扩人主存贮器容量，又扩人CPU中通用寄存器的数最6.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需釆用—C—0A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式7.同步控制是—C—oA只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8.描述PCI总线中基本概念不正确的句子是_CD。A.PCI总线是一个与处理器无关的高速外围总线B.PC1总线的基本传输机制是猝发式

3、传送C.PCI设备一定是主设备D.系统屮只允许有一条PCI总线8.CRT的分辨率为1024X1024像索，像索的颜色数为256,则刷新存储器的容量为—B—oA512KBB1MBC256KBD2MB9.为了便于实现多级中断，保存现场信息最有效的办法是采用—B_oA通用寄存器B堆栈C存储器D外存二.填空题(每小题3分，共15分)1•数的真值变成机器码可釆用A.—原码—表示法，B._补码—表示法，C.—反码—表示法，移码表示法。2.形成指令地址的方式，称为A._指令寻址—方式，有B.—顺序_寻址和C.—跳跃—寻址。3.CPU从A.—存储器一取出一条指令

4、并执行这条指令的时间和称为B._指令周期—o由于各种指令的操作功能不同，各种指令的指令周期是C._不相同的—o4.微型机的标准总线从16位的A._ISA—总线，发展到32位的B._EISA—总线和C._VISA总线，乂进一步发展到64位的PCI总线。5.VESA标准是一个可扩展的标准，它除兼容传统的A._VGA—等显示方式外，还支持B._280X1024—像索光栅，每像素点C._24位_颜色深度。三.(9分)已知x=-0.01111,y=+0.11001,求［x］补，［・x］补，［y］补y］补，x+y二？,x-y=?解:［X］原二1.01111[

5、x]#=1.10001所以：[-x]#=0.01111[y]原=0.11001[y]补=：0.11001所以：[_y]补=1.00111[x]补11.10001IxJ补11.10001+[y]补00.11001+L-yJ补11.00111[x+y]补00.01010[x-y]补10.11000所以：x+y=+0.01010因为符号位相界，结果发*溢出四.(9分)假设机器字＜16位，主存容量为128K字节，指令字氏度为16位或32位，共冇128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。解：由己知条件，机器字

6、长16位，主存容量128KB/16=64K字，因此MAR=16位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I/O类指令，双字长用于访问主存的指令。159543210159865320寻址方式由寻址模式X定义如下：X=000直接寻址E=D(64K)X=001立即数D=操作数X=()10相对寻址E=PC+DPC=16位X=()ll基值寻址E=Rb+D,Rb=16位X=100间接寻址E=(D)X=101变址寻址E二RX+D,RX=10位五.(9分)某机字长32位，常规设计的存储空间W32M,若将存储

7、空间扩至256M,请提出一种可能方案。解：可采用多体交义存取方案，即将主存分成8个相互独立、容量相同的模块MO,Ml,M2,・・・M7,每个模块32MX32位。它各白具备一套地址寄存器、数据缓冲寄存器，各白以同等的方式与CPU传递信息，其组成结构如图B3.3：图B3.3CPU访问8个存贮模块，町采用两种方式：一•种是在一个存取周期内，同时访问8个存贮模块，山存贮器控制器控制它们分时使用总线进行信息传递。另一•种方式是：在存取周期内分时访问每个体，即经过1/8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令肓到读出信息，仍然是

8、一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将垂叠进行。六・（10分）图B3」所示的处理机