硬件工程师试题201109 (2)(1)

《硬件工程师试题201109 (2)(1)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、威创视讯科技股份有限公司硬件测试工程师试题姓名：身份证号码：应聘岗位：毕业学校：学历：专业：1、名词解析（10分）：1)FPGA2)ALU3)DFF4)TestBech5)LUT6)FIFO7)DRAM8)PLL9)MUX10)SERDES2、比较下面两个代码及其对应的电路框图，分析这两个设计的不同以及优劣？（10分）(1)always@(AorBorCorD)sum=sel?(A+B):(C+D)(2)always@(AorBorCorD)beginswitch0=sel?A:C;switch1=sel?B:D;

2、威创视讯科技股份有限公司endsum=switch0+switch1;3、时钟问题（10分）⑴利用与门、D触发器等器件，分别画出如下两段代码的框图。⑵指出在FPGA中采用哪种处理方式比较合理，为什么？代码1：代码2：威创视讯科技股份有限公司4、阅读以下两组代码，并分析这两个设计的不同以及优劣？（10分）代码1：moduleDFF(clk,rst_n,in,out);inputclk;inputrst_n;inputin;outputout;always@(posedgeclk)beginif(~rst_n)out<

3、=0;elseout<=in;endendmodule代码2：moduleDFF(clk,rst_n,in,out);inputclk;inputrst_n;inputin;outputout;always@(posedgeclkornegedgerst_n)beginif(~rst_n)out<=0;elseout<=in;endendmodule5、请写一段逻辑代码实现对输入时钟三分频的功能。（10分）威创视讯科技股份有限公司6、简述题：（10分）1）解释setup和holdtime,画图说明。2）解释MOOR

4、E与MEELEY状态机的区别。7、阅读电路图，完成问题：（10分）假设：A，触发器的参数：信号输出相对于上升沿的延迟时间Tco=7ns，输入数据建立时间Tsu=3ns，输入数据保持时间Th=1ns；B，单个逻辑门传输延时Tprop=5ns。请问：在理想情况下，忽略导线传输延时，不考虑时钟偏移等因素影响，系统最大能工作多大频率？威创视讯科技股份有限公司8、分析下图所示的组合逻辑电路（10分）1）画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）；2）判定该电路是否存在有静

5、态冒险问题，如果存在静态冒险，请消除它。9、画图说明反向放大器电压负反馈、电流负反馈的区别，并计算两种电路输出电压。10、分别写出电阻、电容、电感在电路中的作用。并分别画出积分、微分电路说明其原理。11、说明信号反射的原理，如何消除反射？