基于VHDL的五层电梯控制器的设计

《基于VHDL的五层电梯控制器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于VHDL的五层电梯控制器的设计【摘要】本文介绍了基于VHDL的电梯控制器的总体设计方案，使用FPGA芯片作为主控制芯片，采用模块化的控制方法，运用多进程的设计思路。该控制器遵循方向优先的设计原则，对电梯的各个控制功能模块运用标准的硬件描述语言进行编程、编译，并下载到实验箱进行验证。结果表明：该方案满足设计要求，可以有效的控制电梯的各个状态：运行状态，停止状态和等待状态，且该方案有较强的实用性并能够推广到多层电梯。【关键词】VHDL；FPGA；电梯控制器；仿真0引言随着EDA技术的高速发展，电子系统设计技术和攻击发生了深刻的变化[1],

2、以及城市高层建筑的迅速崛起，电梯在人们的日常生活中发挥着越来越重要的作用，如何能够有效安全的使用电梯也成了一个被广泛关注的问题。大规模可编程逻辑器件FPGA的出现给设计人员带来了新的思路和方法。基于FPGA的数字电路设计方式在可靠性、体积、成本上有明显优势。[2]FPGA打破了以往顺序执行的模式，在每个时钟周期内能够完成更多的处理任务，超过了数字信号处理器（DSP）的运算能力，而FPGA设计所产生的成本相对ASCI的巨额费用来说也是微不足道的。本文采用VHDL语言来设计实现电梯控制器，基于FPGA的电梯控制方式具有可靠性高、维护方便、开发

3、周期短、灵活性强的优点，能够完成负责的控制任务，已经成为电梯控制的发展方向。［3-4］经过仿真实验，发现该控制器符合设计要求。1总体设计方案根据系统设计要求，可以看出电梯主要有三种控制状态：运行状态、停止状态和等待状态，其中运行状态又包括上升和下降两个不同的运行方向。电梯要完成开门、关门、停止、上升或者下降运行的功能，乘客可以通过选择开门/关门按钮、选择上行/下行按钮和选择指定楼层控制电梯的运行状态。图1电梯控制器系统框图如图1所示的系统框图。其中，elk为基准输入时钟信号,在时钟上升沿有效；upin为楼层上升请求信号，高电平有效;dow

4、nin为楼层下降请求信号，高电平有效；楼层选择键st_ch,高电平有效；提前关门开关close和延时关门开关delay,高电平有效；电梯运行开关按钮run_stop,电梯在高电平时正常运行，低电平时停止运行；输出信号包括电梯运行/停止输出信号lamp、电梯运行/等待时间显示run_waitdis[3..0],所在楼层指示st_outdis[3..0]和楼层选择指示directdis[3..0],由于信号run_waitdis[3..0]、st_outdis[3..0]、directdis[3..0]的输出要能够直接指示电梯控制器的各种运行

5、状态，因此可以采用共阴极LED数码管显不O2主要模块设计电梯控制器主要由时序输出及楼选计数器、电梯服务请求处理器、电梯升降控制器、电梯升降寄存器和次态生成电路组成，其内部结构如图2所示。图2内部结构框图图2中所示的各电路模块可以通过采用多进程的方式实现。2.1分频和楼选信号产生进程分频和楼选信号产生进程将输入时钟信号进行二分频，同时对楼选指示变量dir进行从0到4的计数。2.2楼层请求寄存器置位与复位进程该进程通过楼层选择指示变量dir、电梯所在楼层变量liftor和输入信号upin、downin、st_ch来判断楼层请求寄存器ur、dr

6、的置位。加上电梯所在楼层为num,此时电梯如处于运行中，这是若楼层选择指示为t且t>num时按下了楼层选择确认键st_ch,或者按下上升按钮upin,则对应的上升请求寄存器ur(t)赋值为1,否则，若电梯运行时间到，且没有任何请求，则对应的上升请求寄存器ur(t)赋值为0；反之，如果电梯如处于运行中，楼层选择指示为t且t